Young-Kyu Yang

This paper presents an envelope tracking power amplifier using a standard CMOS process for the 3GPP long-term evolution transmitters. An efficiency of the CMOS power amplifier for the modulated signals can be improved using a highly efficient and wideband CMOS bias modulator. The CMOS PA is based on a two-stage differential common-source structure for high gain and large voltage swing. The bias modulator is based on a hybrid buck converter which consists of a linear stage and a switching stage.

본고에서는 초고주파 대역에서의 무선 전력 포집 성능을 검증할 수 있는 테스트 시스템의 구성과 특성을 나타내었다. 개발된 무선 전력 포집 테스트 시스템은 900 MHz와 2.4 GHz 대역을 이용한 전력 전송과 데이터 통신시스템뿐만이 아니라 2.4 GHz 대역에서의 전력 전송 및 데이터 통신 성능 평가가 가능하며, 효율적인 전력 포집알고리즘 개발에 적합하도록 개발 되었다.

In this paper, we studied the environmental requirements for the railway transponder system. The transponder system is comprised of a reader installed beneath the train, a tag installed on the track, and a portable programmer. Among them, the transponder tag should be designed to withstand harsh environments, such as wide operating temperature range, mechanical shock and vibration, etc. To validate stable and reliable service under railway conditions, we carried out environmental test for transp

본 논문은 Guanella의 1:1 transmission-line transformer와 harmonic filtering 방식을 이용한 13.56 MHz 고효율 전류 모드 D급(CMCD) 전력증폭기를 제안한다. 출력 정합 네트워크에 기존의 D급 전력증폭기의 부하 네트워크를 변형하여 harmonic filtering 방식을 포함시킴으로써 낮은 2차와 3차 고조파 특성을 얻었다. 제작된 CMCD 전력증폭기는 13.56 MHz의 CW 입력 신호를 사용하여 측정하였을 때, 13.4 dB의 전력 이득을 가지며, 44.4 dBm의 출력에서 84.6 %의 높은 PAE 특성을 나타내었다. 같은 출력에서 2차 3차 고조파는 각각 —50.3 dBc와 —46.4 dBc를 나타냈다.

While an ideal Doherty power amplifier has a linear response, the load modulated balanced amplifier (LMBA) has a compressive response under ideal conditions. This inherent nonlinear characteristic is due to the lower power contribution of the single auxiliary device as the balanced amplifier transistors approach compression. This article presents an LMBA with a two-stage control signal amplifier in place of the single auxiliary device. The idea is to preserve a high and constant gain across the

본 논문에서는 투톤(two-tone) 신호가 입력된 RF 전력 증폭기의 출력단에서 관찰되는 메모리 효과를 신경망회로를 이용하여 모델링 하였다. 입력 신호의 톤 간격과 전력 레벨의 변화에 따른 출력 전력의 IMD(Inter-Modulation Distortion) 비대칭성을 측정하여 고출력 RF 전력 증폭기의 메모리 효과를 확인하였으며, 서로 다른 중심 주파수에서의 메모리 효과도 실험적으로 확인하였다. 투톤 입력 신호 테스트에 기초한 전력 증폭기의 모델링 방법으로 TDNN(Tapped Delay Line-Neural Network) 방식을 적용하였으며 이 방식이 다른 여러 가지 모델링 방법과 비교하여 매우 신뢰할만한 정확성을 가짐을 보였다.

본 논문에서는 GaN-HEMT를 이용하여 X-대역에서 동작하는 이단으로 구성된 전력증폭기를 설계 및 제작하였다. 높은 전력 이득을 얻기 위해 간단한 구조의 중간 단 정합 네트워크를 통해 이단으로 구성하였다. 3D EM 시뮬레이션을통하여 본드와이어 인덕턴스와 기생 캐패시턴스를 예측하였다. 본드와이어 인덕턴스를 줄임으로써 정합 네트워크의 Q (quality-factor)를 최소화하여 대역 특성을 향상시켰다. 제작된 전력증폭기는 40 V의 동작 전압을 인가하였으며, 8.1～8.5 GHz에서 16 dB 이상의 전력 이득, 42.5 dBm 이상의 출력 전력, 35 % 이상의 효율 특성을 나타냈다.

본 논문에서는 부궤환 회로, 푸쉬풀 구조, 광대역 RF choke, 전송 선로 트랜스포머를 이용하여 30～512 MHz의 초광대역에서 동작하는 100 W 고효율 전력 증폭기를 설계하였다. 출력 전력을 향상시키고자 전송 선로를 이용한 트랜스포머에 병렬로 커패시터를 삽입하여 적절하게 로드 임피던스를 정합하였다. 제작한 광대역 전력 증폭기는 동작 주파수 대역에서 100 W 이상의 출력 전력과 18.34±0.9 dB의 높고 고른 이득 특성을 보였다. one-tone 측정에서 2차 고조파는 －34 dBc 이하, 3차 고조파는 －12 dBc 이하의 선형성 특성을 보였으며, 출력 전력 100 W에서 약 40 % 이상의 고효율 특성을 보였다.

본 논문에서는 전압 제어 발진기의 비선형 영향에 의한 문제점을 개선한 FMCW 신호 생성 구조를 제안한다. 단순히 전압 제어 발진기(voltage controlled oscillator)의 튜닝 전압(tunning voltage)을 스위프(sweep)하여 FMCW(Frequency Modulated Continuous Wave) 신호를 생성하는 방식의 경우에는 전압 제어 발진기 자체의 비선형 영향으로 인해 센서에서 검출하고자 하는 비트 주파수(beat frequency)에 변동(drift)이 발생하게 되어 그로부터 추출된 정보의 정확도가 저하되거나, 잘못 해석될 수 있는 오류를 갖게 된다. 이러한 비선형 영향을 배제하기 위해 본 연구에서는 직접 주파수 합성기(direct digital synthesizer)와 위상 동기 루프(phase locked loop)를 포함한 하이브리드 방식의 신호 생성 방안을 적용하여 고선형성을 갖는 FMCW 신호를 생성하였고, 제작 후 시험을 통해 FMC

In a wireless communications system, a pre-distorter is often used to compensate for the nonlinear distortions that result from operating a power amplifier near the saturation region, thereby improving system performance and increasing the spectral efficiency for the communication channels. This paper presents a new VLSI design for the polynomial digital pre-distorter (DPD). The proposed DPD uses a Coordinate Rotation Digital Computing (CORDIC) processor and a PD process with a fully-pipelined a

본 논문에서는 3.5 GHz에 설계된 balanced amplifier에 DBS(Dynamic Bias Switching)를 적용하여 평균 전력에서 효율을 개선하였다. DBS는 입력 신호의 포락선 크기에 따라 전력 증폭기에 두 단계의 드레인 전압을 인가하여 효율을 개선하는 기술로써 balanced amplifier에 DBS를 적용하기 위해서 동일하게 구성된 DBS 회로를 각 단에 설치하여 실제 제작하였다. 20 MHz 대역폭과 8.5 dB의 PAR(Peak to Average Ratio)을 갖는 OFDM 신호를 사용하여 측정한 결과, 28 V 단일 드레인 전압을 사용했을 때보다 42.5 dBm에서 6 %의 PAE 개선을 나타냈다.

This paper presents a 6 Gb/s 4-channel arrayed transimpedance amplifiers (TIA) with the gain control for 4-channel passive optical network in 0.13 m complementary metal oxide semiconductor (CMOS) technology. A regulated cascode input stage and inductive-series peaking are proposed in order to increase the bandwidth. Also, a variable gain control is implemented to provide flexibility to the overall system. The TIA has a maximum 98.1 dBΩ gain and an input current noise level of about 37.8 pA/Hz.

This paper presents a dual-mode bias modulator (BM) for complementary metal oxide semiconductor (CMOS) power amplifiers (PAs). The BM includes a hybrid buck converter and a normal buck converter for an envelope tracking (ET) mode for high output power and for an average power tracking (APT) mode for low output power, respectively. The dual-mode BM and CMOS PA are designed using a 0.18-m CMOS process for the 1.75 GHz band. For the 16-QAM LTE signal with a peak-to-average power ratio of 7.3 dB an

본 논문에서는 220 V의 AC 전원을 공급받아 13.56 MHz의 RF 신호를 출력하는 고효율, 고출력 Class E 전력 송신기를 설계하였다. 송신기는 AC-DC 변환기와 class E 전력 증폭기로 구성된다. 설계된 AC-DC 변환기는 220 V/60 Hz의 가정용 전원을 공급 받아서 약 290 V의 DC 전압을 출력한다. 이때, AC-DC 변환기는 98.03 %의 매우 높은 변환 효율을 가진다. 변환 효율을 최대로 하기 위하여 별도의 DC-DC 변환기를 사용하지 않고, AC-DC 변환기의 출력 전압을 주 전력 증폭기의 드레인 바이어스 전압으로 사용하였다. 또한, class E 전력 증폭기의 전력 손실을 최소화하기 위해 high-Q 인덕터를 제작하였다. 측정 결과, 13.56 MHz에서 동작하는 class E 전력 증폭기는 최대 출력 전력 323.6 Watt에서 84.2 %의 PAE(Power-Added Efficiency)를 가진다. AC-DC 변환기를 포함한 class E

본 논문에서는 3.5 GHz 대역에서 캐리어와 피킹 대칭 구조로 백오프 출력을 확장시킨 이단 도허티 전력 증폭기를제시하였다. 피킹 전력 증폭기 출력단의 오프셋라인을 없애고, 보이는 임피던스가 인덕티브하게 되도록 하여 회로의 사이즈를 줄임과 동시에 백오프 출력을 크게 확장시켰다. 피킹 증폭기의 출력 매칭 네트워크는 ABCD 파라미터 계산을통해 간단한 전송선로를 이용해 매칭 네트워크를 구성하였고, 이를 그대로 캐리어 증폭기의 출력에 적용하여 설계 복잡도를 줄였다. C급으로 동작하는 피킹 증폭기로 인해 최대 출력 전력이 줄어드는 이슈는 이단 도허티 구조를 적용하여극복하였다. 제작된 전력 증폭기로 측정한 결과, 3.5 GHz의 펄스 CW신호를 이용하여 7.5 dB 백오프 출력에서 DE 63.5 %, PAE 50.6 %의 성능을 얻었고, PAPR 7.5 dB의 LTE 20 MHz 신호에 대해서는 평균 전력 41 dBm에서 DE 53.3 %, PAE 43.2 %와 전력이득 18 dB의 성능을