[论文解读] Automorphism Ensemble Polar Code Decoders for 6G URLLC

Claus Kestel, Marvin Geiselhart+3 more|arXiv (Cornell University)|Mar 2, 2023

Error Correcting Code Techniques被引用 6

一句话总结

该论文提出了一种专为6G URLLC设计的自同构集成译码（AED）架构，利用并行连续取消（SC）译码器与一种新型基于路径度量的候选选择方法，实现了接近ML的纠错性能。在12nm FinFET工艺下，AED在延迟方面相比最先进的SCL译码器最高提升4.4倍，面积效率提升8.9倍，能量效率提升4.6倍，同时保持或超越其纠错性能。

ABSTRACT

The URLLC scenario in the upcoming 6G standard requires low latency and ultra reliable transmission, i.e., error correction towards ML performance. Achieving near-ML performance is very challenging especially for short block lengths. Polar codes are a promising candidate and already part of the 5G standard. The Successive Cancellation List (SCL) decoding algorithm provides very good error correction performance but at the cost of high computational decoding complexity resulting in large latency and low area and energy efficiency. Recently, Automorphism Ensemble Decoding (AED) gained a lot of attention to improve the error correction capability. In contrast to SCL, AED performs several low-complexity (e.g., SC) decoding in parallel. However, it is an open question whether AED can compete with sophisticated SCL decoders, especially from an implementation perspective in state of the art silicon technologies. In this paper we present an elaborated AED architecture that uses an advanced path metric based candidate selection to reduce the implementation complexity and compare it to state of the art SCL decoders in a 12nm FinFET technology. Our AED implementation outperform state of the art SCL decoders by up to 4.4x in latency, 8.9x in area efficiency and 4.6x in energy efficiency, while providing the same or even better error correction performance.

研究动机与目标

• 为解决在6G URLLC中短码长极化码实现接近ML纠错性能的同时具备低延迟和高能效的挑战。
• 探究自同构集成译码（AED）是否在硬件效率和性能方面优于传统的连续取消列表（SCL）译码。
• 设计并实现一种AED架构，利用并行低复杂度SC译码器与优化的基于路径度量的候选选择方法，实现高吞吐量和低延迟。
• 首次在12nm FinFET技术下，基于真实硅片约束，对AED与SCL译码器进行全面的ASIC对比。

提出的方法

• 提出一种数据驱动的排列选择方法，以识别极化码中有效的自同构，实现多样化的码字译码。
• 采用一种快速简化的SC（SSC）算法，结合新型基于路径度量的候选选择方法，降低每个集成译码器实例的计算开销。
• 使用多个并行SC译码器（M个实例）译码接收码字的置换版本，每个实例均具有低复杂度和高局部性。
• 应用路径度量从译码路径中选择最佳候选，提升纠错性能，而无需增加每个译码器的复杂度。
• 在12nm FinFET工艺下完成完整的物理综合、布局布线，以评估实际面积、延迟、功耗和能效指标。
• 在相同条件下，将AED与最先进的CRC辅助SCL译码器进行对比，涵盖5G兼容（128,60+C）和标准（128,60）极化码。

Figure 1: Path metric based AED architecture with $M=4$ . In contrast to conventional AED , the proposed architecture does not require a memory for the LLR s . The novel path metric based selection is highlighted in green.

实验结果

研究问题

• RQ1 AED能否在6G URLLC背景下，对短极化码实现与SCL译码相当或更优的纠错性能？
• RQ2 在现代硅工艺中实现时，AED是否在延迟、面积和能效方面显著优于SCL译码？
• RQ3 AED性能如何随集成译码器实例数（M）变化？性能与硬件成本之间的最优权衡是什么？
• RQ4 对于5G兼容极化码，AED能否优于CRC辅助SCL译码，特别是考虑到5G码本身具有的码率和结构优势？
• RQ5 基于路径度量的候选选择对AED性能和实现效率有何影响？

主要发现

• 对于相同极化码（128,60），当M=16时，AED的延迟（11 ns）相比L=16的SCL（119.1 ns）降低4.4倍。
• 当M=16时，AED的面积效率（187.0 Gbps/mm²）相比L=16的SCL（20.9 Gbps/mm²）提升8.9倍。
• 当M=16时，AED的能量效率（10.12 pJ/bit）相比L=16的SCL（46.21 pJ/bit）降低4.6倍。
• 对于5G兼容码（128,60+C），AED-4的性能与CRC辅助SCL-8相当，但所需面积和功耗显著更少。
• 在M=L=16时，AED相比SCL实现5.3倍更短的延迟和8.9倍更高的面积效率，且随着M增加，性能差距进一步扩大。
• 基于路径度量的候选选择方法在几乎不增加额外复杂度的前提下，实现了高纠错性能，使AED在硬件上具有高度可扩展性和高效性。

Figure 2: AED vs. SCL decoding for the same $\mathcal{P}(128,60)$