[论文解读] Characterisation of analogue Monolithic Active Pixel Sensor test structures implemented in a 65 nm CMOS imaging process

G. Aglieri Rinella, G. Alocco+93 more|arXiv (Cornell University)|Jan 1, 2024

Particle Detector Development and Performance被引用 1

一句话总结

本论文表征了在65 nm CMOS成像工艺中制造的模拟单片活性像素传感器（MAPS）测试结构，展示了在极端辐照条件下具备高辐射耐受性和信号完整性。采用带间隙优化设计的结构在3 MGy总电离剂量（TID）和1×10¹⁵ 1 MeV neq cm⁻² 非电离能损（NIEL）下实现了超过99%的探测效率，并在⁵⁵Fe源的Mn-Kα峰处实现了4%的能量分辨率，验证了该技术在ALICE ITS3和3 Vertex Tracker等未来高能物理探测器中的适用性。

ABSTRACT

Analogue test structures were fabricated using the Tower Partners Semiconductor Co. CMOS 65 nm ISC process. The purpose was to characterise and qualify this process and to optimise the sensor for the next generation of Monolithic Active Pixels Sensors for high-energy physics. The technology was explored in several variants which differed by: doping levels, pixel geometries and pixel pitches (10-25 $μ$m). These variants have been tested following exposure to varying levels of irradiation up to 3 MGy and $10^{16}$ 1 MeV n$_ ext{eq}$ cm$^{-2}$. Here the results from prototypes that feature direct analogue output of a 4$ imes$4 pixel matrix are reported, allowing the systematic and detailed study of charge collection properties. Measurements were taken both using $^{55}$Fe X-ray sources and in beam tests using minimum ionizing particles. The results not only demonstrate the feasibility of using this technology for particle detection but also serve as a reference for future applications and optimisations.

研究动机与目标

• 表征并验证65 nm CMOS成像工艺在高能物理（HEP）用单片活性像素传感器（MAPS）中的适用性。
• 评估MAPS测试结构在不同总电离剂量（TID）和非电离能损（NIEL）水平下的辐射耐受性。
• 优化像素设计，以提升高流强、高辐射环境下的电荷收集效率、空间分辨率和信噪比。
• 为未来基于该技术的MAPS开发（特别是ALICE ITS3和ALICE 3 Vertex Tracker）提供参考数据集。

提出的方法

• 在65 nm CMOS 65 nm ISC工艺中制造了1.5 mm × 1.5 mm的APTS芯片，采用4×4有源像素阵列，像素间距分别为10、15、20和25 µm。
• 实现三种像素设计变体：标准型、优化型和带间隙优化型，以研究电荷共享与收集效率。
• 利用⁵⁵Fe X射线源测量评估能量分辨率和簇大小，并通过最小电离粒子束流测试评估空间分辨率和探测效率。
• 施加反向基底偏置以控制耗尽层深度，并研究其对电荷收集和信噪比的影响。
• 辐照样品至3 MGy TID和10¹⁶ 1 MeV neq cm⁻² NIEL，以模拟高能物理环境中长期的辐射暴露。
• 从单个像素采集完整的模拟信号波形，以实现对电荷收集动力学和簇大小演化的详细分析。

实验结果

研究问题

• RQ1 在辐照条件下，像素间距（10–25 µm）如何影响65 nm CMOS MAPS的电荷收集效率和空间分辨率？
• RQ2 不同像素设计变体（标准型、优化型、带间隙优化型）对电荷共享、簇大小和信噪比有何影响？
• RQ3 反向基底偏置在辐照MAPS中在多大程度上改善了电荷收集和探测效率？
• RQ4 65 nm CMOS MAPS在探测效率和信号完整性方面，其辐射耐受极限（TID和NIEL）是什么？
• RQ5 在高辐射环境下，4×4像素阵列的完整模拟信号读出是否能实现对电荷簇大小和能量分辨率的准确重建？

主要发现

• 带间隙优化设计实现了最高的电荷收集效率和最低的电荷共享，导致所有像素间距下平均簇大小减小，并显著提升了信噪比。
• 在带间隙优化设计中，⁵⁵Fe源的Mn-Kα峰实现了4%的能量分辨率，表明其具备优异的能量分辨率能力。
• 在反向基底偏置和高达3 MGy TID的条件下，所有像素间距的探测效率均保持在99%以上，满足ALICE ITS3的要求。
• 在NIEL方面，15 µm间距的探测效率在1×10¹⁵ 1 MeV neq cm⁻²以下保持在99%以上，10 µm间距的探测效率在2×10¹⁵ 1 MeV neq cm⁻²以下保持在99%以上，均超过ALICE ITS3的要求。
• 随着NIEL和TID剂量的增加，电荷收集效率降低，导致簇大小平均减小，高辐照水平下空间分辨率出现轻微退化。
• 25 µm间距设计因簇大小较大，从完整模拟读出中获得的空间分辨率提升最为显著，凸显了模拟输出在大像素中的优势。