[论文解读] Contemporary Processors Are Leaky -- and There's Nothing You Can Do About It
本文表明，现代 x86 和 ARM 处理器通过缓存、TLB、分支预测器和预取器等微体系结构特性，固有地暴露了显著的时序通道，且现有的操作系统级刷新机制无法完全关闭这些通道。主要发现是，在所有测试的处理器中，至少存在一个主要的时序通道持续存在，导致在当前主流硬件上完全消除通道防护不可行。
Timing channels are information flows, encoded in the relative timing of events, that bypass the system's protection mechanisms. Any microarchitectural state that depends on execution history and affects the rate of progress of later executions potentially establishes a timing channel, unless explicit steps are taken to close it. Such state includes CPU caches, TLBs, branch predictors and prefetchers; removing the channels requires that the OS can partition such state or flush it on a switch of security domains. We measure the capacities of channels based on these microarchitectural features on several generations of processors across the two mainstream ISAs, x86 and ARM, and investigate the effectiveness of the flushing mechanisms provided by the respective ISA.We find that in all processors we studied, at least one significant channel remains. This implies that closing all timing channels seems impossible on contemporary mainstream processors.
研究动机与目标
- 调查是否可以使用现有的操作系统级刷新机制，完全缓解主流处理器中的时序通道。
- 测量由缓存、TLB、分支预测器和预取器等微体系结构特性引发的时序通道容量。
- 评估 x86 和 ARM 指令集架构（ISA）提供的刷新机制在关闭这些通道方面的有效性。
- 确定是否可以通过软件或硬件手段，在当前处理器上完全消除所有时序通道。
提出的方法
- 作者通过受控的执行工作负载，在多个代 x86 和 ARM 处理器上测量了时序通道容量。
- 他们分析了依赖于执行历史并影响执行进度速率的微体系结构状态。
- 该研究评估了 x86 和 ARM 指令集架构中可用的刷新机制，以评估其在安全域切换期间清除敏感微体系结构状态的能力。
- 通过在受控的并行执行场景中测量可观测的时序变化，量化了时序通道容量。
- 分析重点聚焦于 CPU 缓存、TLB、分支预测器和预取器等作为隐蔽信息泄露来源的特性。
实验结果
研究问题
- RQ1现有的操作系统级刷新机制是否能够完全关闭现代 x86 和 ARM 处理器中的时序通道？
- RQ2当代主流处理器中时序通道的最大信息泄露容量是多少？
- RQ3哪些微体系结构特性对持续存在的时序通道贡献最大？
- RQ4是否可以在当前主流处理器架构上实现完全的时序通道防护？
主要发现
- 在所有测试的 x86 和 ARM 处理器中，即使使用了操作系统级刷新机制，至少仍存在一个显著的时序通道持续活跃。
- 这些持续存在的通道源于无法被现有 ISA 提供的刷新指令完全清除的微体系结构特性，如缓存、TLB、分支预测器和预取器。
- 这些残留通道的容量足以泄露有意义的信息，表明当前处理器设计存在根本性局限。
- 本研究得出结论：使用当前的软件或硬件技术，无法在现代主流处理器上完全关闭所有时序通道。
更好的研究，从现在开始
从论文设计到论文写作，大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成，并经人工编辑审核。