[论文解读] Development of CMOS Pixel Sensors fully adapted to the ILD Vertex Detector Requirements

M. Winter, J. Baudot+9 more|arXiv (Cornell University)|Mar 16, 2012

Particle Detector Development and Performance参考文献 2被引用 10

一句话总结

本论文介绍了为ILC实验的ILD顶点探测器定制的CMOS像素传感器的开发，采用双面堆叠结构，在降低功耗的同时实现了高空间分辨率和高时间分辨率。传感器采用0.18 µm CMOS工艺制造，读出速度最快可达~50 µs，单点分辨率低于3 µm，几乎完全满足ILD的所有要求，包括对束流背景的耐受性和低功耗运行。

ABSTRACT

CMOS Pixel Sensors are making steady progress towards the specifications of the ILD vertex detector. Recent developments are summarised, which show that these devices are close to comply with all major requirements, in particular the read-out speed needed to cope with the beam related background. This achievement is grounded on the double- sided ladder concept, which allows combining signals generated by a single particle in two different sensors, one devoted to spatial resolution and the other to time stamp, both assembled on the same mechanical support. The status of the development is overviewed as well as the plans to finalise it using an advanced CMOS process.

研究动机与目标

• 在束流背景条件下，解决ILD顶点探测器实现高空间和时间分辨率的挑战。
• 最小化功耗和材料预算，以支持探测器有效体积内采用风冷方式运行。
• 开发与ILC最内层追踪系统严格要求兼容的CMOS像素传感器，包括高粒子流强和抗辐射能力。
• 利用0.18 µm工艺推进CMOS传感器技术，提升集成密度、抗辐射能力及整体性能。
• 在未来几年内实现满足所有ILD探测器规格的全尺寸原型制造。

提出的方法

• 采用双面堆叠结构，一个传感器负责空间分辨率（MIMOSA-in），另一个负责时间戳记录（AROM），两者共用同一机械支撑结构。
• 在列方向采用滚动快门读出模式，通过仅逐行激活单行实现低功耗，内层传感器读出时间约为50 µs。
• 集成零抑制电路和片上SRAM，用于缓冲触发数据，减轻数据传输负载。
• 每像素采用相关双采样和前置放大，以降低噪声并提高信号保真度。
• 在AROM传感器中设计可变粒度ADC（2–4位），在不降低位置分辨率的前提下编码电荷幅度。
• 采用深掺杂p型阱和6–7层金属层的0.18 µm CMOS工艺制造原型，以增强集成度和抗辐射能力。

实验结果

研究问题

• RQ1 在束流辐射背景条件下，CMOS像素传感器能否实现ILD顶点探测器最内层所需的50 µs读出速度？
• RQ2 在像素间距≤17 µm的条件下，通过电荷质心重建能否实现低于3 µm的空间分辨率？
• RQ3 功耗是否足够低，即使采用双面读出结构，也能支持风冷运行？
• RQ4 0.18 µm CMOS工艺能否提供足够的集成密度和抗辐射能力，以支持全尺寸ILD传感器的实现？
• RQ5 MIMOSA-in与AROM传感器的组合能否同时实现高空间分辨率和高时间分辨率？

主要发现

• MIMOSA-26传感器在18.4 µm像素间距下实现了5.3 µm的单点分辨率，证明在像素间距≤17 µm时实现低于3 µm分辨率是可行的。
• 在保持虚假触发率低于10⁻⁴的判别阈值下，探测效率仍接近100%，表明具有优异的抗噪声能力。
• 双面读出结构将单个传感器的读出时间降低至约50 µs，满足在500 GeV ILC运行条件下最内层传感器的要求。
• 功耗估算表明，在2%占空比下，整个探测器的平均功耗约为10 W，与风冷方案兼容。
• 0.18 µm CMOS工艺支持6–7层金属和深掺杂p型阱，提升了集成度并减少了像素中的寄生电荷收集。
• MIMOSA-30和MIMOSA-31原型（含带快速ADC的AROM）已于2011年底制造完成，计划于2012年在CERN-SPS束流中进行测试。