[论文解读] Effect of Distributed Shield Insertion on Crosstalk in Inductively Coupled VLSI Interconnects

Divya Mishra, Shailendra Kumar Mishra+2 more|arXiv (Cornell University)|Jun 14, 2010

Low-power high-performance VLSI design参考文献 13被引用 4

一句话总结

本文提出在电感耦合的VLSI互连之间采用分布式屏蔽插入以减少串扰噪声，分析了三种情况下的信号电压和串扰电压：无屏蔽、带分布式屏蔽，以及在屏蔽处增加接地抽头。结果表明，串扰显著降低，尤其在结合接地抽头时效果更佳，证明了分布式屏蔽在DSM/UDSM技术中的有效性。

ABSTRACT

Crosstalk in VLSI interconnects is a major constrain in DSM and UDSM technology. Among various strategies followed for its minimization, shield insertion between Aggressor and Victim is one of the prominent options. This paper analyzes the extent of crosstalk in inductively coupled interconnects and minimizes the same through distributed shield insertion. Comparison is drawn between signal voltage and crosstalk voltage in three different conditions i.e. prior to shield insertion, after shield insertion and after additional ground tap insertion at shield terminal.

研究动机与目标

• 为解决深亚微米（DSM）和超深亚微米（UDSM）VLSI互连中的串扰噪声问题，此类噪声会降低信号完整性和系统性能。
• 评估分布式屏蔽插入作为电感耦合互连中串扰抑制技术的有效性。
• 比较三种配置下的串扰抑制性能：无屏蔽、仅分布式屏蔽，以及在屏蔽端子处增加接地抽头的分布式屏蔽。
• 量化接地抽头对屏蔽有效性的影响，以最小化串扰电压。
• 为高速VLSI互连中的屏蔽插入优化提供面向设计的分析。

提出的方法

• 使用传输线理论对电感耦合的互连进行建模，以分析串扰耦合。
• 通过在主信号线-受害线对之间以固定间隔插入导电屏蔽，实现分布式屏蔽。
• 在屏蔽端子处添加接地抽头，通过减少浮空电位来增强屏蔽效果。
• 对三种配置（无屏蔽、有屏蔽、有接地抽头的屏蔽）下的信号电压和串扰电压波形进行仿真与比较。
• 采用时域分析评估串扰电压的幅值和传播延迟的影响。
• 基于受害线上的电压摆幅和噪声容限改善情况评估性能。

实验结果

研究问题

• RQ1 分布式屏蔽插入如何影响电感耦合的VLSI互连中的串扰电压？
• RQ2 与传统屏蔽相比，分布式屏蔽在减少串扰方面的相对有效性如何？
• RQ3 与孤立屏蔽插入相比，在屏蔽端子处增加接地抽头对串扰抑制有何影响？
• RQ4 屏蔽分布对DSM/UDSM互连中的信号完整性和噪声耦合有何影响？
• RQ5 在高速互连中，是否可通过采用接地抽头的分布式屏蔽实现显著的串扰抑制？

主要发现

• 与无屏蔽情况相比，分布式屏蔽插入显著降低了串扰电压，从而改善了信号完整性。
• 在屏蔽端子处增加接地抽头可进一步降低串扰电压，证明了屏蔽效果的增强。
• 所提出的方法在噪声容限改善和受害线中串扰引起的延迟减少方面实现了可测量的性能提升。
• 仿真结果证实，带接地抽头的分布式屏蔽在最小化串扰方面优于孤立屏蔽和无屏蔽配置。
• 该技术在高速、电感耦合的互连中特别有效，这类互连在DSM和UDSM技术中普遍存在。
• 本研究验证了带接地的分布式屏蔽是先进VLSI设计中串扰抑制的一种可行且有效策略。