[论文解读] Efficient Synthesis of Linear Reversible Circuits

K.N. Patel, Igor L. Markov+1 more|arXiv (Cornell University)|Feb 3, 2003

Quantum Computing Algorithms and Architecture参考文献 5被引用 30

一句话总结

本文提出了一种在使用 C-NOT 门时合成线性可逆电路的渐近最优算法，实现了 $ O(n^2 / \log n) $ 个门和 $ O(n^3 / \log n) $ 的运行时间——优于标准高斯消去法。该方法采用受四重俄罗斯技术启发的分块矩阵分解，使量子计算和可逆计算应用中的电路合成更加迅速高效。

ABSTRACT

In this paper we consider circuit synthesis for n-wire linear reversible circuits using the C-NOT gate library. These circuits are an important class of reversible circuits with applications to quantum computation. Previous algorithms, based on Gaussian elimination and LU-decomposition, yield circuits with O(n^2) gates in the worst-case. However, an information theoretic bound suggests that it may be possible to reduce this to as few as O(n^2/log n) gates. We present an algorithm that is optimal up to a multiplicative constant, as well as Theta(log n) times faster than previous methods. While our results are primarily asymptotic, simulation results show that even for relatively small n our algorithm is faster and yields more efficient circuits than the standard method. Generically our algorithm can be interpreted as a matrix decomposition algorithm, yielding an asymptotically efficient decomposition of a binary matrix into a product of elementary matrices.

研究动机与目标

• 开发一种线性可逆电路的合成算法，使其在门数和运行时间上均为渐近最优。
• 弥合已知最优上界与基于 C-NOT 门的电路 $ O(n^2 / \log n) $ 门数的信息论下界之间的差距。
• 改进现有方法（如高斯消去法和 LU 分解），这些方法需要 $ O(n^3) $ 时间和 $ O(n^2) $ 个门。
• 提供一种实用且高效的电路合成方法，适用于量子计算和 $ \mathbb{F}_2 $ 上的线性代数。
• 将该方法推广至任意有限域上的矩阵，渐近时间复杂度为 $ O(n^2 / \log_{|F|} n) $。

提出的方法

• 该算法将输入的 $ n \times n $ 二值矩阵按块分解为初等矩阵的乘积，每个初等矩阵对应一个 C-NOT 门。
• 将矩阵列划分为大小为 $ m = \lfloor (\log_2 n)/2 \rfloor $ 的块，以实现块内行操作的高效预计算。
• 采用四重俄罗斯技术的改进形式，将行操作次数从 $ O(n^3) $ 减少至 $ O(n^3 / \log n) $。
• 对于每个块，预先计算所有可能的行操作组合，从而在主约简阶段实现 $ O(1) $ 的查找时间。
• 算法按从左到右的顺序处理各块，应用预计算的操作，通过初等行变换将矩阵逐步化为单位矩阵。
• 由此产生的操作序列可直接对应一个 C-NOT 门电路，总门数与理论下界仅相差一个常数因子。

实验结果

研究问题

• RQ1 是否可以在最坏情况下以 $ O(n^2 / \log n) $ 个 C-NOT 门实现线性可逆电路的合成？
• RQ2 能否设计一种合成算法，其渐近时间复杂度优于标准高斯消去法，同时保持门数的最优性？
• RQ3 通过四重俄罗斯技术实现的分块预计算，如何提升 $ \mathbb{F}_2 $ 上矩阵分解的效率？
• RQ4 块大小选择对合成电路性能和门数的影响是什么？
• RQ5 该算法能否推广至 $ \mathbb{F}_2 $ 以外的有限域矩阵，并实现更优的渐近时间复杂度？

主要发现

• 所提算法实现了 $ O(n^2 / \log n) $ 个 C-NOT 门，与信息论下界仅相差一个乘法常数因子。
• 该算法的运行时间为 $ O(n^3 / \log n) $，相比标准高斯消去法实现了 $ \Theta(\log n) $ 的加速。
• 仿真结果表明，即使在 $ n = 8 $ 时，该算法也优于高斯消去法，平均生成的电路更短。
• 性能对块大小 $ m $ 敏感，合理选择 $ m $ 可进一步降低门数并使性能曲线更平滑。
• 该方法可推广至任意有限域 $ F $ 上的矩阵，渐近时间复杂度为 $ O(n^2 / \log_{|F|} n) $。
• 该算法提供了二值矩阵的高效初等矩阵分解方法，其应用不仅限于电路合成。