[论文解读] Link Quality Aware Pathfinding for Chiplet Interconnects

Aaron Yen, Jooyeon Jeong+1 more|arXiv (Cornell University)|Mar 12, 2026

Interconnection Networks and Systems被引用 0

一句话总结

本论文提出一种模型化 ECC 开销的芯粒互联流，并使用 CP-SAT 在覆盖范围、岸线与带宽约束下分配链路技术，在 RS-FEC+CRC 与 ARQ 的组合下优化达成的 BER 目标。

ABSTRACT

As chiplet-based integration advances, designers must select among short-reach die-to-die interconnect technologies with widely varying shoreline and areal bandwidth density, energy per bit, reach, and raw bit error rate (BER). Meeting stringent delivered BER targets in chiplet systems requires error-correcting codes (ECC), but incurs energy, area, and throughput overheads. We develop a flow centered around RTL synthesis power and area estimations to support pathfinding of inter-chiplet links under a stringent 10-27 delivered BER target. We synthesize a parameterized Reed-Solomon code with CRC-64 and Go-Back-N retry logic to estimate the correction overhead for different transceiver bit error rates. Results show that ECC can materially change link comparisons under common figures of merit and that CRC+ARQ can reduce the required RS strength (and decoder overhead) at moderate BERs while still meeting stringent delivered-BER targets. We present a CP-SAT-based link assignment formulation that uses these ECC-corrected metrics under reach, delivered-bandwidth, and shoreline constraints in system-level optimization.

研究动机与目标

• 在严格的 delivered-BER 目标下，说明在比较芯粒间链路时需要考虑错误更正编码（ECC）的必要性。
• 量化 RS-FEC、CRC 和 ARQ 在不同 BER 条件下的能耗、面积和吞吐量开销。
• 为系统级优化开发带 ECC 修正的链路度量。
• 提供基于 CP-SAT 的链路分配工具，在覆盖范围、岸线和带宽约束下将网路映射到链路类型。

提出的方法

• 建模 FEC 堆栈：CRC64 与 Reed-Solomon FEC 及 Go-Back-N ARQ 以实现 delivered BER 目标。
• 合成 RS(86,K) 码，变动 K 以满足 Post-FEC BER 目标；在仅 FEC 与 FEC+CRC+ARQ 模式下计算 Post-FEC 与 Delivered BER。
• 开发基于帧的可靠性与吞吐量模型，采用二项尾部分布估计能耗、面积和吞吐量开销。
• 合成 CRC64 与 Go-Back-N 重试逻辑；估算其面积与能耗并整合到 delivered-bit 指标中。
• 创建基于 CP-SAT 的链路分配公式，在岸线与覆盖范围约束下最小化能耗与面积的加权和。
• 将 ECC 指标从 7 nm 放缩到 3 nm，并在不同 BER 条件下比较不同互联库（电气/光学）的表现。

实验结果

研究问题

• RQ1 ECC 开销（FEC、CRC 与 ARQ）如何影响芯粒互联的 delivered BER、有效吞吐量、能耗与面积？
• RQ2 ECC 修正的指标在不同 BER 与覆盖范围条件下如何改变链路性能排序？
• RQ3 在考虑 ECC 开销的情况下，基于 CP-SAT 的链路分配框架是否能在岸线、覆盖与带宽约束下实现网段到链路类型的最优映射？
• RQ4 在能耗、面积与 delivered 吞吐量方面，FEC-only 与 FEC+CRC+ARQ 配置之间存在哪些权衡？
• RQ5 不同制程节点（7 nm vs 3 nm）如何影响 ECC 相关成本与由此产生的链路分配？

主要发现

• ECC 可以显著改变链路比较；在较差的前置 BER 条件下，达到 delivered-BER 目标需要更高的 RS 强度与解码器开销。
• CRC+ARQ 可以在仍满足严格的 delivered-BER 目标的前提下放宽 RS 强度与解码器能耗，同时在中等 BER 下提升有效吞吐量。
• CRC 在固定的 delivered-BER 目标下允许使用更弱的 RS 码，从而降低每比特的 delivered 能耗并提升 delivered 吞吐密度。
• 基于 ECC 修正指标的 CP-SAT 链路分配能够在岸线、覆盖与带宽约束下将网路映射到链路类型，最小化系统功耗与面积。
• 在芯粒尺度下，长距离光学链路仍然能量效率偏低，而短距离电气链路更具优势；当拓扑需求增加时，优化器会偏向光学/高性能链路。
• 分析包括基于综合的 ECC 表征（RS(86,K)、CRC64 与 Go-Back-N），并为系统级优化提供考虑 ECC 的 delivered 指标。