[论文解读] Methodology for standard cell compliance and detailed placement for triple patterning lithography

Bei Yu, Xiaoqing Xu+2 more|arXiv (Cornell University)|Feb 11, 2014

Advancements in Photolithography Techniques参考文献 41被引用 43

一句话总结

该论文提出了一种新颖的框架，将三重图案化光刻（TPL）约束整合到标准单元设计与详细布线中，以消除版图冲突并减少拼接数量。通过实现标准单元的合规性，并利用基于图的模型联合优化单元布线与颜色分配，该方法在传统流程基础上实现了零冲突和5%的拼接减少，且对时序影响极小。

ABSTRACT

As the feature size of semiconductor process further scales to sub-16nm technology node, triple patterning lithography (TPL) has been regarded one of the most promising lithography candidates. M1 and contact layers, which are usually deployed within standard cells, are most critical and complex parts for modern digital designs. Traditional design flow that ignores TPL in early stages may limit the potential to resolve all the TPL conflicts. In this paper, we propose a coherent framework, including standard cell compliance and detailed placement to enable TPL friendly design. Considering TPL constraints during early design stages, such as standard cell compliance, improves the layout decomposability. With the pre-coloring solutions of standard cells, we present a TPL aware detailed placement, where the layout decomposition and placement can be resolved simultaneously. Our experimental results show that, with negligible impact on critical path delay, our framework can resolve the conflicts much more easily, compared with the traditional physical design flow and followed layout decomposition.

研究动机与目标

• 为应对亚16nm半导体设计中日益严峻的TPL引起的版图冲突挑战，特别是在M1层和接触层。
• 克服基于后置布线的版图分解方法的局限性，后者常因固定设计图案而无法解决原生TPL冲突。
• 通过在设计流程早期嵌入TPL约束，消除耗时且易出错的后置布线分解需求。
• 开发一种系统化方法，确保标准单元具备TPL合规性，并实现单元布线与颜色分配的同步优化。

提出的方法

• 引入标准单元合规性技术，修改单元版图以避免M1层和接触层中的不可分解图案（如4-团冲突）。
• 提出一种基于版图图案的单元预着色技术，实现冲突的早期解决。
• 构建一个最优图模型，联合求解单元布线与颜色分配，以最小化冲突与拼接数量。
• 提出一种两阶段图模型（TPLPlacer-SPD），通过先求解颜色分配再进行布线，实现14倍加速。
• 构建查找表以支持预着色标准单元在布线流程中的快速集成。
• 采用TPL感知的详细布线算法，通过将分解约束直接嵌入布线优化，避免版图分解。

实验结果

研究问题

• RQ1 如何修改标准单元版图，使其天然符合三重图案化光刻约束？
• RQ2 能否通过联合优化单元布线与颜色分配来减少TPL设计中的冲突与拼接？
• RQ3 对标准单元进行预着色对整体版图可分解性与设计质量有何影响？
• RQ4 与传统后置布线分解方法相比，TPL感知的布线流程在冲突解决与运行时间方面表现如何？
• RQ5 两阶段图模型能否在保持或提升解质量的同时，实现显著的加速？

主要发现

• 所提出的框架在所有基准测试中均实现零冲突，显著优于传统后置分解流程（后者平均报告1,700个冲突）。
• TPLPlacer-SPD相比最优TPLPlacer将拼接数量减少5%，并因采用两阶段优化方法实现14倍加速。
• 与最优布线相比，该框架仅造成0.22%的线长退化，表明对关键路径延迟影响极小。
• 基于贪心策略的布线方法在21个基准中的10个中未能生成合法结果，原因包括布线违规与颜色分配不佳。
• TPLPlacer-SPD在top-90基准上的平均运行时间为36.8秒，相比完整图模型节省了95%的运行时间。