[论文解读] Predicted Performance Advantages of Carbon Nanotube Transistors with Doped Nanotubes as Source/Drain

Jing Guo, Javey, Ali+3 more|arXiv (Cornell University)|Sep 1, 2003

Carbon Nanotubes in Composites参考文献 17被引用 31

一句话总结

本文提出在碳纳米管场效应晶体管（CNTFET）中使用高度掺杂的碳纳米管作为源极和漏极电极，以抑制双向导电行为并降低漏电流。通过消除肖特基势垒并利用半导体纳米管的完整带隙，该设计可实现更高的导通电流，并将器件缩放极限扩展至传统肖特基势垒 CNTFET 之上，性能提升程度取决于纳米管直径和电源电压。

ABSTRACT

Most carbon nanotube field-effect transistors (CNTFETs) directly attach metal source/drain contacts to an intrinsic nanotube channel. When the gate oxide thickness is reduced, such transistors display strong ambipolar conduction, even when the Schottky barrier for electrons (or for holes) is zero. The resulting leakage current, which increases exponentially with the drain voltage, constrains the potential applications of such devices. In this paper, we use numerical simulations to show that if CNT based metal-oxide-semiconductor (MOS) FETs can be achieved by using heavily doped CNT sections as source and drain, ambipolar conduction will be suppressed, leakage current will be reduced, and the scaling limit imposed by source-drain tunneling will be extended. By eliminating the Schottky barrier between the source and channel, the transistor will be capable of delivering more on-current. The leakage current of such devices will be controlled by the full bandgap of CNTs (instead of half of the bandgap for SB CNTFETs) and band-to-band tunneling. These factors will depend on the diameter of nanotubes and the power supply voltage.

研究动机与目标

• 解决传统 CNTFET 在金属接触下存在的双向导电行为和高漏电流问题。
• 探究使用掺杂碳纳米管作为源极和漏极是否能有效抑制隧穿引起的漏电流。
• 通过消除源极与沟道之间的肖特基势垒，提升器件可扩展性和导通电流。
• 研究纳米管直径和电源电压在决定漏电流和性能方面的作用。

提出的方法

• 采用数值模拟方法，对使用掺杂纳米管源极和漏极区域的 CNTFET 电学行为进行建模。
• 器件结构将金属接触替换为高度掺杂的半导体纳米管，形成金属-氧化物-半导体（MOS）FET 结构。
• 模拟考虑了隧穿效应和纳米管沟道的完整带隙，后者决定了漏电流大小。
• 模型将漏电流和导通电流性能与传统肖特基势垒 CNTFET 进行对比。
• 通过改变关键参数（如纳米管直径、栅氧化层厚度和电源电压），评估器件的缩放极限。
• 分析重点在于从肖特基势垒主导行为向带隙限制隧穿行为的转变。

实验结果

研究问题

• RQ1 在 CNTFET 中用掺杂纳米管替代金属接触，能否有效抑制双向导电行为并降低漏电流？
• RQ2 与传统肖特基势垒 CNTFET 相比，使用掺杂纳米管作为源极和漏极对导通电流有何影响？
• RQ3 此类掺杂 CNTFET 的缩放极限（以栅氧化层厚度和电源电压衡量）如何？
• RQ4 纳米管直径如何影响隧穿和整体器件性能？
• RQ5 与传统 CNTFET 中的半带隙相比，纳米管沟道的完整带隙在控制漏电流方面的作用有多大？

主要发现

• 使用掺杂纳米管作为源极和漏极可消除肖特基势垒，从而通过直接载流子注入沟道实现更高的导通电流。
• 漏电流降低的倍数与纳米管的完整带隙成正比，而非传统肖特基势垒 CNTFET 中的半带隙。
• 由于掺杂区域在器件处于电子导电状态时可阻止空穴注入，因此双向导电行为被有效抑制。
• 器件的缩放极限已超越传统 CNTFET，因为漏电流现由通过完整带隙的隧穿效应所主导。
• 在较小纳米管直径和较低电源电压条件下，性能提升最为显著，此时隧穿对带隙大小更为敏感。
• 模型预测，此类掺杂 CNTFET 的性能和可扩展性优于传统肖特基势垒 CNTFET。