[论文解读] Superpolynomial lower bounds for general homogeneous depth 4 arithmetic circuits

Mrinal Kumar, Shubhangi Saraf|arXiv (Cornell University)|Dec 20, 2013

Complexity and Algorithms in Graphs被引用 3

一句话总结

本文通过引入一种新的复杂度度量——有界支撑偏导数（bounded support shifted partial derivatives），建立了通用齐次深度4算术电路的超多项式下界，从而实现了对具有有界底层扇入的电路的指数级下界。随后，通过应用随机限制过程，将这些下界扩展到一般齐次深度4电路，证明了在该模型中，$NW_d$ 多项式需要大小为 $n^{\theta(\log\log n)}$。

ABSTRACT

In this paper, we prove superpolynomial lower bounds for the class of homogeneous depth 4 arithmetic circuits. We give an explicit polynomial in VNP of degree $n$ in $n^2$ variables such that any homogeneous depth 4 arithmetic circuit computing it must have size $n^{Ω(\log \log n)}$. Our results extend the works of Nisan-Wigderson [NW95] (which showed superpolynomial lower bounds for homogeneous depth 3 circuits), Gupta-Kamath-Kayal-Saptharishi and Kayal-Saha-Saptharishi [GKKS13, KSS13] (which showed superpolynomial lower bounds for homogeneous depth 4 circuits with bounded bottom fan-in), Kumar-Saraf [KS13a] (which showed superpolynomial lower bounds for homogeneous depth 4 circuits with bounded top fan-in) and Raz-Yehudayoff and Fournier-Limaye-Malod-Srinivasan [RY08, FLMS13] (which showed superpolynomial lower bounds for multilinear depth 4 circuits). Several of these results in fact showed exponential lower bounds. The main ingredient in our proof is a new complexity measure of {\it bounded support} shifted partial derivatives. This measure allows us to prove exponential lower bounds for homogeneous depth 4 circuits where all the monomials computed at the bottom layer have {\it bounded support} (but possibly unbounded degree/fan-in), strengthening the results of Gupta et al and Kayal et al [GKKS13, KSS13]. This new lower bound combined with a careful "random restriction" procedure (that transforms general depth 4 homogeneous circuits to depth 4 circuits with bounded support) gives us our final result.

研究动机与目标

• 建立通用齐次深度4算术电路的超多项式下界，这是代数复杂度理论中的一个关键类别。
• 通过开发一种新的复杂度度量，克服先前结果中对有界底层或顶层扇入的限制。
• 通过随机限制技术，将有界支撑电路的指数级下界扩展到一般齐次深度4电路。
• 推进对深度4电路的理解，作为实现VP与VNP分离的垫脚石。
• 探究新提出的有界支撑偏导数复杂度度量在更广泛电路类别中的极限与潜力。

提出的方法

• 引入一种新的复杂度度量——有界支撑偏导数，以捕捉深度4电路中低支撑单项式的结构。
• 利用该度量，证明了具有有界底层扇入的齐次深度4电路的指数级下界，强化了Gupta等人与Kayal等人先前的结果。
• 应用一种随机限制过程，以精心选择的参数将变量设为零，从而将一般电路转化为有界支撑电路。
• 证明在高概率下，具有大支撑的乘积门被消除，同时保留了使复杂度度量适用的必要结构。
• 将有界支撑的下界与随机限制相结合，推导出原始一般电路的下界。
• 使用渐近分析和Stirling近似，估算顶层扇入在参数 $r = \Theta(n / \log n)$ 和 $s = \Theta(\log n)$ 下的增长情况。

实验结果

研究问题

• RQ1 是否可以在不施加底层或顶层扇入限制的前提下，证明齐次深度4电路的指数级下界？
• RQ2 有界支撑偏导数度量是否可用于证明一般齐次深度4电路的下界？
• RQ3 当 $d = \delta n$ 时，计算 $NW_d$ 多项式的齐次深度4电路的最大大小是多少？
• RQ4 随机限制技术在将一般电路减少为有界支撑电路的同时，保持下界适用性的有效性如何？
• RQ5 该新复杂度度量能否推广到更深层或非齐次电路，以证明下界？

主要发现

• 本文构造了一个显式多项式，属于 $\VNP$，其次数为 $n$，变量数为 $n^2$，在任何齐次深度4算术电路中均需大小为 $n^{\Omega(\log\log n)}$。
• 有界支撑偏导数这一新复杂度度量，使得对具有有界底层扇入的齐次深度4电路可实现指数级下界。
• 随机限制过程成功地以高概率将一般齐次深度4电路简化为有界支撑电路，同时保留了下界分析所需的本质结构。
• 证明了限制后电路的顶层扇入至少为 $2^{\Omega(n)}$，这意味着原始电路的大小必须为 $n^{\Omega(\log\log n)}$。
• 该结果首次在不施加底层或顶层扇入限制的前提下，建立了通用齐次深度4电路的超多项式下界。
• 该方法表明，即使对先前下界指数的微小改进，也可能意味着对一般算术电路的下界，凸显了该结果的重要性。