[论文解读] Threshold-Based Fast Successive-Cancellation Decoding of Polar Codes

Haotian Zheng, Seyyed Ali Hashemi+5 more|arXiv (Cornell University)|May 9, 2020

Error Correcting Code Techniques参考文献 37被引用 6

一句话总结

该论文提出了一种基于阈值的极化码快速逐次消除（SC）译码算法，引入广义序列重复（SR）节点模型以统一现有特殊节点类型，并实现高效并行译码。此外，提出了一种基于阈值的硬判决辅助方案，其阈值通过理论推导获得，可在保持纠错性能的同时，将 5.0 dB 时的延迟降低高达 57%，与极化码长度为 1024、码率为 1/4、1/2 和 3/4 的最先进译码器相比，时钟周期减少 8%，最大工作频率提高 10%。

ABSTRACT

Fast SC decoding overcomes the latency caused by the serial nature of the SC decoding by identifying new nodes in the upper levels of the SC decoding tree and implementing their fast parallel decoders. In this work, we first present a novel sequence repetition node corresponding to a particular class of bit sequences. Most existing special node types are special cases of the proposed sequence repetition node. Then, a fast parallel decoder is proposed for this class of node. To further speed up the decoding process of general nodes outside this class, a threshold-based hard-decision-aided scheme is introduced. The threshold value that guarantees a given error-correction performance in the proposed scheme is derived theoretically. Analysis and hardware implementation results on a polar code of length $1024$ with code rates $1/4$, $1/2$, and $3/4$ show that our proposed algorithm reduces the required clock cycles by up to $8\%$, and leads to a $10\%$ improvement in the maximum operating frequency compared to state-of-the-art decoders without tangibly altering the error-correction performance. In addition, using the proposed threshold-based hard-decision-aided scheme, the decoding latency can be further reduced by $57\%$ at $\mathrm{E_b}/\mathrm{N_0} = 5.0$~dB.

研究动机与目标

• 为解决极化码逐次消除（SC）译码因串行逐位处理而带来的高译码延迟问题，特别是在低延迟 5G URLLC 应用中。
• 将现有特殊节点类型（如 REP、SPC、G-REP、G-PC）统一为广义序列重复（SR）节点模型，以提升适用性并增强并行性。
• 为不属于 SR 类别的通用节点设计基于阈值的硬判决辅助方案，以在保持纠错性能的同时降低译码延迟。
• 通过理论推导阈值，确保目标块错误率（BLER）性能，避免经验或启发式选择阈值。
• 通过在极化码长度为 1024、码率为 1/4、1/2 和 3/4 的条件下实现，展示硬件效率，显示时钟周期减少且最大工作频率提升。

提出的方法

• 提出广义序列重复（SR）节点模型，通过将现有特殊节点类型（如 REP、SPC、G-REP、G-PC）表示为单一节点结构的特例，实现统一。
• 通过利用 SR 节点的结构对称性与重复模式，设计快速并行译码器，实现在不遍历完整 SC 译码树的前提下进行多比特决策。
• 为不属于 SR 类别的通用节点提出基于阈值的硬判决辅助方案，仅当可靠性度量超过推导出的阈值时才进行硬判决。
• 利用高斯近似方法，结合维持目标块错误率（BLER）的要求，理论推导阈值，确保正确译码概率保持在边界内。
• 利用条件：任一硬判决节点的正确译码概率必须至少为 √[2^(n-j)](ε)，以通道可靠性参数 c 和目标 BLER ε 表示推导出的阈值。
• 采用改进的 SC 译码流程，当节点属于 SR 类时并行译码，而对不属于 SR 类的通用节点仅在可靠性度量超过理论阈值时应用硬判决辅助译码。

实验结果

研究问题

• RQ1 能否为极化码译码中的特殊节点类型开发统一模型，以提升并行性并降低实现复杂度？
• RQ2 如何设计基于阈值的硬判决方案，以在不降低纠错性能的前提下减少译码延迟？
• RQ3 在引入硬判决的情况下，理论上最优的阈值是多少，可保证目标块错误率（BLER）？
• RQ4 与最先进的快速 SC 译码器相比，所提方案在降低译码延迟和提升硬件效率方面能达到何种程度？
• RQ5 所提方法能否在保持容量可达性能的同时，实现更高并行性与更少时钟周期的极化码译码？

主要发现

• 所提出的广义序列重复（SR）节点模型将现有特殊节点类型（如 REP、SPC、G-REP、G-PC）统一为单一、更通用的框架，提升了适用性并增强了并行性。
• 在极化码长度为 1024、码率为 1/4、1/2 和 3/4 的硬件实现中，与最先进译码器相比，所需时钟周期最多减少 8%。
• 由于优化后的并行译码与基于阈值的决策逻辑，关键路径延迟降低，最大工作频率提高 10%。
• 在 Eb/N0 = 5.0 dB 时，基于阈值的硬判决辅助方案将译码延迟降低 57%，显著提升了低噪声环境下的性能。
• 理论阈值推导确保硬判决节点的正确译码概率始终低于目标 BLER，从而在无需经验调参的情况下维持纠错性能。
• 所提方法实现了高速译码，且纠错性能无明显下降，适用于低延迟 5G URLLC 应用。