[论文解读] 2L-3W: 2-Level 3-Way Hardware-Software Co-Verification for the Mapping of Deep Learning Architecture (DLA) onto FPGA Boards

Tolulope A. Odetola, Katie M. Groves+1 more|arXiv (Cornell University)|Nov 14, 2019

VLSI and Analog Circuit Testing参考文献 26被引用 6

一句话总结

本文提出了一种新颖的2L-3W（两层三路）软硬件协同验证方法，用于将深度学习架构（DLA）映射到FPGA开发板上，实现软件（Caffe）、高层次综合（Vivado HLS）和硬件（PYNQ FPGA）之间的逐层跨范式验证。该方法采用基于Python的自动化相似度评分机制来验证实现的正确性，在设计阶段实现了99%的逐层相似度，能够早期识别映射问题，结果表明在FPGA上部署DLA时具有高度保真度和可调试性。

ABSTRACT

FPGAs have become a popular choice for deploying deep learning architectures (DLA). There are many researchers that have explored the deployment and mapping of DLA on FPGA. However, there has been a growing need to do design-time hardware-software co-verification of these deployments. To the best of our knowledge this is the first work that proposes a 2-Level 3-Way (2L-3W) hardware-software co-verification methodology and provides a step-by-step guide for the successful mapping, deployment and verification of DLA on FPGA boards. The 2-Level verification is to make sure the implementation in each stage (software and hardware) are following the desired behavior. The 3-Way co-verification provides a cross-paradigm (software, design and hardware) layer-by-layer parameter check to assure the correct implementation and mapping of the DLA onto FPGA boards. The proposed 2L-3W co-verification methodology has been evaluated over several test cases. In each case, the prediction and layer-by-layer output of the DLA deployed on PYNQ FPGA board (hardware) alongside with the intermediate design results of the layer-by-layer output of the DLA implemented on Vivado HLS and the prediction and layer-by-layer output of the software level (Caffe deep learning framework) are compared to obtain a layer-by-layer similarity score. The comparison is achieved using a completely automated Python script. The comparison provides a layer-by-layer similarity score that informs us the degree of success of the DLA mapping to the FPGA or help identify in design time the layer to be debugged in the case of unsuccessful mapping. We demonstrated our technique on LeNet DLA and Caffe inspired Cifar-10 DLA and the co-verification results yielded layer-by-layer similarity scores of 99\% accuracy.

研究动机与目标

• 为解决在将DLA映射到FPGAs时缺乏全面设计阶段验证的问题，特别是软件、硬件设计与已部署硬件之间逐层正确性的验证。
• 开发一种系统化的方法论，实现在DLA到FPGA映射过程中早期检测实现错误。
• 提供一种可扩展、自动化的验证框架，支持跨范式调试，并在最终部署前确保功能正确性。
• 引入一种新的相似度评分指标，用于量化软件、HLS设计与FPGA硬件实现之间逐层的一致性。

提出的方法

• 2L-3W方法执行两层验证：(1) 对DLA推理的软件层验证；(2) 对HLS生成的RTL设计的硬件层验证。
• 通过在三个范式之间逐层比较输出，实现三路协同验证：Caffe（软件）、Vivado HLS（设计）和PYNQ FPGA（硬件）。
• 使用自动化Python脚本计算三个平台对应输出之间的逐层相似度评分，采用均方误差或归一化互相关。
• 通过识别相似度评分较低的具体层，支持增量式调试，实现针对性优化。
• 该框架应用于LeNet和一种Caffe风格的Cifar-10 DLA，使用Caffe进行软件仿真，Vivado HLS进行高层次综合，PYNQ FPGA用于硬件部署。
• 相似度评分按层计算，并作为评估正确性的定量指标，用于指导映射流程中的优化。

实验结果

研究问题

• RQ1 两层三路协同验证框架能否有效验证DLA映射在软件、硬件设计与已部署FPGA平台之间的功能正确性？
• RQ2 Caffe、HLS与FPGA的逐层输出在多大程度上可以对齐，以检测FPGA部署过程中实现差异？
• RQ3 所提出的相似度评分指标在多大程度上能够实现对DLA映射流程中错误的早期检测与定位？
• RQ4 该方法能否在无需手动检查每层输出的情况下，支持可扩展、自动化的验证？
• RQ5 在FPGA部署过程中进行位宽截断如何影响逐层输出保真度，且该框架能否量化此影响？

主要发现

• 2L-3W协同验证方法在LeNet和Caffe风格的Cifar-10 DLA中，均实现了Caffe软件实现与Vivado HLS设计之间99%的逐层相似度评分。
• 在FPGA部署阶段，相似度评分范围为65%至84%，这是由于为资源约束而进行的位宽缩减所致，表明准确性与硬件效率之间存在权衡。
• 该框架成功识别出相似度评分较低的层，从而在设计阶段实现针对性的调试与优化。
• 所提出的相似度评分指标在量化实现正确性及指导整个DLA映射流程中的优化方面表现出色。
• 该方法优于以往工作，实现了软件、设计与硬件三个范式之间的完整逐层协同验证，而以往方法仅限于最终预测结果或仅软件验证。
• 本研究证明，自动化跨范式验证在FPGA上可靠部署DLA是可行且必要的，可显著减少后期调试工作，提升设计信心。