[论文解读] A Circuit Domain Generalization Framework for Efficient Logic Synthesis in Chip Design

Zhihai Wang, Lei Chen+8 more|arXiv (Cornell University)|Aug 22, 2023

VLSI and FPGA Design TechniquesEngineering被引用 3

一句话总结

该论文提出 PruneX，一种数据驱动的电路域泛化框架，通过预测并剪枝 Resub 和 Mfs2 操作器中的无效节点级变换，加速逻辑综合。通过利用变换不变的域知识学习域不变表示，PruneX 在工业级和大规模电路中将运行时间最多减少 3.1 倍，同时保持相近的优化质量。

ABSTRACT

Logic Synthesis (LS) plays a vital role in chip design -- a cornerstone of the semiconductor industry. A key task in LS is to transform circuits -- modeled by directed acyclic graphs (DAGs) -- into simplified circuits with equivalent functionalities. To tackle this task, many LS operators apply transformations to subgraphs -- rooted at each node on an input DAG -- sequentially. However, we found that a large number of transformations are ineffective, which makes applying these operators highly time-consuming. In particular, we notice that the runtime of the Resub and Mfs2 operators often dominates the overall runtime of LS optimization processes. To address this challenge, we propose a novel data-driven LS operator paradigm, namely PruneX, to reduce ineffective transformations. The major challenge of developing PruneX is to learn models that well generalize to unseen circuits, i.e., the out-of-distribution (OOD) generalization problem. Thus, the major technical contribution of PruneX is the novel circuit domain generalization framework, which learns domain-invariant representations based on the transformation-invariant domain-knowledge. To the best of our knowledge, PruneX is the first approach to tackle the OOD problem in LS operators. We integrate PruneX with the aforementioned Resub and Mfs2 operators. Experiments demonstrate that PruneX significantly improves their efficiency while keeping comparable optimization performance on industrial and very large-scale circuits, achieving up to $3.1 imes$ faster runtime.

研究动机与目标

• 解决 Resub 和 Mfs2 等逻辑综合（LS）操作器的低效问题，这些操作器因大量无效变换而占据主要运行时间。
• 克服 LS 中的分布外（OOD）泛化问题，即模型在不同电路结构间无法有效泛化。
• 开发一种新型域泛化框架，通过学习变换不变表示，提升模型在未见电路中的泛化能力。
• 将所提框架集成到现有 LS 操作器中，提升效率而不牺牲优化质量。
• 通过最小化大规模电路中的冗余变换，缩短产品上市时间并提升芯片设计的优化质量。

提出的方法

• 基于功能、结构和连接性信息（如扇出、层级、切割点、叶节点）构建基于二分图表示的节点级特征。
• 使用多头注意力机制训练操作器特定的图卷积神经网络（GCNNs），以分类节点是否对变换有效。
• 对输入特征应用 Min-Max 归一化，以稳定训练并提升在不同规模电路间的泛化能力。
• 采用 Sigmoid 激活函数的三全连接层（每层 1024 个单元）多头神经网络，输出变换有效性的概率。
• 根据预测的有效性得分对节点进行排序，仅对预测为有效的前 k% 节点应用变换，从而降低计算成本。
• 通过从多个训练检查点中选择验证数据上表现最佳的模型，提升模型鲁棒性。

实验结果

研究问题

• RQ1 数据驱动框架能否有效识别并剪枝 Resub 和 Mfs2 等逻辑综合操作器中的无效节点级变换？
• RQ2 在一组电路上训练的模型，能否在未见的、分布外的电路中实现良好泛化？
• RQ3 域泛化技术在不降低优化质量的前提下，能在多大程度上提升逻辑综合的效率？
• RQ4 剪枝无效变换对大规模工业电路的运行时间和优化质量（Quality of Results）有何影响？
• RQ5 所提框架能否推广至其他遵循相同节点级变换范式的 LS 操作器（如 Rewrite 和 Refactor）？

主要发现

• PruneX 在工业级和超大规模电路中，将 Resub 和 Mfs2 操作器的运行时间最多减少 3.1 倍，同时保持相近的优化质量。
• Resub 和 Mfs2 操作器占总逻辑综合运行时间的约 79%，是主要性能瓶颈。
• 仅对真正有效的节点应用变换，可达到与默认 Mfs2 操作器相同的优化性能，验证了剪枝策略的有效性。
• 在连续变换过程中，预测节点 ID 与真实节点 ID 之间的微小偏差对优化结果影响极小，原因在于有效节点本身具有稀疏性。
• 所提出的域泛化框架使模型能够跨多样化电路分布进行泛化，首次解决了 LS 中的 OOD 泛化问题。
• 该方法与操作器无关，可扩展至其他遵循相同节点级变换范式的 LS 操作器（如 Rewrite 和 Refactor）。