[论文解读] A CMOS Spiking Neuron for Dense Memristor-Synapse Connectivity for Brain-Inspired Computing

Wu Xin, Vishal Saxena+1 more|arXiv (Cornell University)|Jun 2, 2015

Advanced Memory and Neural Computing参考文献 29被引用 6

一句话总结

本文提出了一种新型180nm CMOS脉冲漏电积分-放电神经元，专为在类脑计算系统中实现与纳米尺度忆阻器突触的高密度集成而设计。通过采用基于单个运算放大器的可重构架构，该神经元实现了仅需13µA静态电流的在线脉冲时序依赖可塑性（STDP）学习，并在1MΩ标称电阻下对10,000个忆阻器突触进行STDP仿真时实现了97%的能效。

ABSTRACT

Neuromorphic systems that densely integrate CMOS spiking neurons and nano-scale memristor synapses open a new avenue of brain-inspired computing. Existing silicon neurons have molded neural biophysical dynamics but are incompatible with memristor synapses, or used extra training circuitry thus eliminating much of the density advantages gained by using memristors, or were energy inefficient. Here we describe a novel CMOS spiking leaky integrate-and-fire neuron circuit. Building on a reconfigurable architecture with a single opamp, the described neuron accommodates a large number of memristor synapses, and enables online spike timing dependent plasticity (STDP) learning with optimized power consumption. Simulation results of an 180nm CMOS design showed 97% power efficiency metric when realizing STDP learning in 10,000 memristor synapses with a nominal 1MΩ memristance, and only 13μA current consumption when integrating input spikes. Therefore, the described CMOS neuron contributes a generalized building block for large-scale brain-inspired neuromorphic systems.

研究动机与目标

• 解决现有硅基神经元与基于忆阻器的突触在神经形态系统中不兼容的问题。
• 消除对额外训练电路的需求，以保持高集成密度。
• 在与大规模忆阻器突触连接兼容的神经元设计中实现低功耗。
• 在紧凑且可重构的CMOS架构中实现在线脉冲时序依赖可塑性（STDP）学习。
• 开发一种通用且可扩展的构建模块，适用于大规模类脑神经形态计算系统。

提出的方法

• 采用以单个运算放大器为核心的可重构CMOS架构，以减少面积和功耗开销。
• 设计一种支持与忆阻器突触实现高密度连接的脉冲漏电积分-放电（LIF）神经元模型。
• 将在线STDP学习直接集成到神经元电路中，无需外部训练硬件。
• 通过电路级设计优化功耗效率，包括在积分期间实现低静态电流工作（13µA）。
• 使用180nm CMOS工艺进行仿真，以验证在真实忆阻器特性下的性能表现。
• 实现统一的电路结构，使单个紧凑设计同时支持突触整合与可塑性学习。

实验结果

研究问题

• RQ1 如何设计一种CMOS脉冲神经元，使其在保持低功耗的同时与纳米尺度忆阻器突触实现高度兼容？
• RQ2 是否可以高效地将在线STDP学习嵌入紧凑的CMOS神经元电路中，而无需额外的训练硬件？
• RQ3 当与10,000个标称电阻为1MΩ的忆阻器突触连接时，神经元可实现的功耗效率是多少？
• RQ4 单运算放大器可重构架构在多大程度上实现了神经元与忆阻器突触的可扩展且高密度集成？
• RQ5 与现有神经形态系统中的硅基神经元相比，该设计在功耗效率和面积方面表现如何？

主要发现

• 所提出的CMOS神经元在对10,000个忆阻器突触（标称电阻为1MΩ）实现STDP学习时，实现了97%的功耗效率。
• 神经元在输入脉冲积分期间仅消耗13µA电流，表现出极高的能效。
• 可重构的单运算放大器架构在最小化面积和功耗开销的同时，实现了与忆阻器突触的高密度连接。
• 在线STDP学习成功集成于神经元电路中，无需外部训练电路，从而保持了系统的可扩展性。
• 180nm CMOS中的仿真结果证实了该设计在大规模神经形态系统中的可行性与性能表现。
• 该神经元作为通用的低功耗构建模块，适用于构建大规模类脑计算系统。