[论文解读] A General Neural Network Hardware Architecture on FPGA

Yufeng Hao|arXiv (Cornell University)|Nov 6, 2017

Neural Networks and Applications参考文献 5被引用 11

一句话总结

该论文提出了一种通用神经网络硬件架构，基于Xilinx ZU9CG FPGA SoC实现，通过可配置的并行处理，支持深度神经网络的高性能推理与训练。该设计可动态调整网络类型与规模，实现前向与反向传播的高效执行，并优化资源利用率。

ABSTRACT

Field Programmable Gate Arrays (FPGAs) plays an increasingly important role in data sampling and processing industries due to its highly parallel architecture, low power consumption, and flexibility in custom algorithms. Especially, in the artificial intelligence field, for training and implement the neural networks and machine learning algorithms, high energy efficiency hardware implement and massively parallel computing capacity are heavily demanded. Therefore, many global companies have applied FPGAs into AI and Machine learning fields such as autonomous driving and Automatic Spoken Language Recognition (Baidu) [1] [2] and Bing search (Microsoft) [3]. Considering the FPGAs great potential in these fields, we tend to implement a general neural network hardware architecture on XILINX ZU9CG System On Chip (SOC) platform [4], which contains abundant hardware resource and powerful processing capacity. The general neural network architecture on the FPGA SOC platform can perform forward and backward algorithms in deep neural networks (DNN) with high performance and easily be adjusted according to the type and scale of the neural networks.

研究动机与目标

• 设计一种可重构的神经网络硬件架构，支持FPGA上多种类型的DNN及其规模。
• 利用FPGA的并行处理能力与低功耗特性，实现高效深度学习工作负载。
• 在FPGA SoC上实现高吞吐量与低延迟的前向与反向传播算法。
• 通过参数重配置，实现架构对不同神经网络架构的便捷适配。
• 展示FPGA作为可扩展、高能效平台在人工智能与机器学习应用中的可行性。

提出的方法

• 该架构在Xilinx ZU9CG系统级芯片（SoC）上实现，充分利用其丰富的DSP与BRAM资源以实现高效计算。
• 设计了流水线化、并行处理框架，用于处理全连接层与卷积层中的矩阵乘法与激活函数。
• 通过动态切换前向传播与反向传播执行模式，支持推理与训练两种功能。
• 通过可配置的参数接口，实现在运行时对网络深度、宽度与层类型的调整。
• 硬件模块针对数据流效率进行优化，最小化内存访问延迟并最大化吞吐量。
• 系统采用AXI接口实现处理单元与外部存储器之间的通信，支持高带宽数据传输。

实验结果

研究问题

• RQ1 如何将通用神经网络硬件架构高效映射到FPGA SoC上，以支持多样化的DNN工作负载？
• RQ2 哪些架构选择能够实现FPGA-based DNN加速器的高性能与低功耗？
• RQ3 同一硬件框架是否能通过最小化重配置支持推理与训练？
• RQ4 所提出的架构在不同网络规模与类型下如何实现可扩展性？
• RQ5 在现代FPGA平台（如Xilinx ZU9CG）上，可实现的吞吐量与资源利用率如何？

主要发现

• 所提出的架构在Xilinx ZU9CG FPGA SoC上成功支持了深度神经网络的前向与反向传播。
• 该设计支持对不同网络架构（包括全连接层与卷积层）的动态重配置。
• 通过流水线化、并行处理矩阵运算与激活函数，实现了高计算吞吐量。
• 该架构展示了高效的资源利用率，利用DSP切片与块RAM实现低延迟计算。
• 系统支持在各种DNN规模与类型上的可扩展部署，证实了其通用适用性。
• 该实现具有高能效比，适用于自动驾驶、语音识别等实时AI应用。