[论文解读] A High Speed Integrated Quantum Random Number Generator with on-Chip Real-Time Randomness Extraction

Francesco Regazzoni, Emna Amri+4 more|arXiv (Cornell University)|Feb 11, 2021

Neural Networks and Reservoir Computing被引用 12

一句话总结

本论文首次在标准CMOS工艺中实现了集成量子随机数生成器（QRNG），采用由直流偏置LED照射的16,384个CMOS单光子雪崩二极管（SPAD）并行阵列。该芯片通过共集成逻辑实现片上实时随机性提取，达到400 Mbit/s吞吐量，功耗低至499 mW，能量效率达1.25 nJ/bit，展现出量子起源的熵，为物联网和信息物理系统提供了可扩展、安全、低功耗的TRNG解决方案。

ABSTRACT

The security of electronic devices has become a key requisite for the rapidly-expanding pervasive and hyper-connected world. Robust security protocols ensuring secure communication, device's resilience to attacks, authentication control and users privacy need to be implemented. Random Number Generators (RNGs) are the fundamental primitive in most secure protocols but, often, also the weakest one. Establishing security in billions of devices requires high quality random data generated at a sufficiently high throughput. On the other hand, the RNG should exhibit a high integration level with on-chip extraction to remove, in real time, potential imperfections. We present the first integrated Quantum RNG (QRNG) in a standard CMOS technology node. The QRNG is based on a parallel array of independent Single-Photon Avalanche Diodes (SPADs), homogeneously illuminated by a DC-biased LED, and co-integrated logic circuits for postprocessing. We describe the randomness generation process and we prove the quantum origin of entropy. We show that co-integration of combinational logic, even of high complexity, does not affect the quality of randomness. Our CMOS QRNG can reach up to 400 Mbit/s throughput with low power consumption. Thanks to the use of standard CMOS technology and a modular architecture, our QRNG is suitable for a highly scalable solution.

研究动机与目标

• 解决普适计算与物联网环境中对高吞吐量、低功耗、高安全随机数生成的迫切需求。
• 通过利用内在量子随机性，克服经典TRNG的脆弱性，确保不可克隆的安全性。
• 在标准CMOS工艺中开发一种完全集成、可扩展的QRNG架构，实现片上熵提取，消除外部后处理并减少攻击面。
• 通过物理建模确保随机性源自量子本质，并对硬件缺陷和经典噪声具有鲁棒性。
• 证明复杂数字后处理不会降低量子随机性的质量，从而实现在不损害安全性的前提下实现高集成度。

提出的方法

• 采用16,384个独立工作的CMOS SPAD组成的并行阵列作为量子熵源，由直流偏置LED照射以产生光子探测事件。
• 将系统建模为具有传输概率η的损耗光学信道，其中光子到达时间服从泊松分布，SPAD在至少检测到一个光子时输出'1'，否则输出'0'。
• 实现两种基于向量-矩阵乘法的片上随机性提取器：一种为预生成硬编码矩阵的固定提取器（A），另一种为满足灵活应用需求的可配置提取器（B）。
• 将熵源与提取器共集成于单个CMOS芯片上，实现片上实时随机性提取，最大限度降低延迟和侧信道暴露风险。
• 通过物理建模量化量子熵，确保经典噪声和硬件缺陷不会影响随机性的量子起源。
• 使用标准化统计测试（NIST、DIEHARD等）对原始数据和提取后数据进行验证，确认符合随机性标准。

实验结果

研究问题

• RQ1 能否在标准CMOS工艺中实现完全集成的QRNG，并具备片上实时随机性提取？
• RQ2 将复杂数字逻辑与基于SPAD的熵源共集成是否会导致量子随机性质量下降？
• RQ3 所提出的架构能否在保持量子起源熵的前提下，实现≥400 Mbit/s的高吞吐量和低每比特能量消耗？
• RQ4 在存在经典噪声和硬件缺陷的情况下，片上提取器在多大程度上保持了随机性的量子本质？
• RQ5 SPAD、LED与数字逻辑在单芯片上的集成是否可行，且面积与功耗开销最小，适用于物联网和嵌入式系统的可扩展部署？

主要发现

• 所制造的CMOS QRNG最大吞吐量达400 Mbit/s，能量效率为1.25 nJ/bit，显著优于大多数先前基于CMOS的TRNG。
• 芯片在3.3 V供电电压下仅消耗499 mW功耗，适用于低功耗便携式和嵌入式应用。
• 对500 Mbit提取数据进行的统计测试（NIST、DIEHARD）确认完全合规，p值均匀分布，所有测试均无失败。
• SPAD阵列的原始数据通过了所有NIST测试（如线性复杂度测试988/1000，串行测试994/1000），证实提取前即具备高质量熵。
• 片上提取器（A和B）成功从原始数据中提取出量子随机性，两者均通过所有统计测试，验证了提取逻辑的有效性。
• 显微照片显示芯片面积为10 × 4.5 mm²，在先进CMOS工艺节点中具备显著的面积缩减潜力，同时保持SPAD性能指标。