[论文解读] A Race Track Trapped-Ion Quantum Processor

Steven A. Moses, Charles H. Baldwin+94 more|arXiv (Cornell University)|May 5, 2023

Quantum Information and Cryptography参考文献 109被引用 19

一句话总结

本文提出一个跑道形状的陷阱离子 QCCD 量子处理器（H2），拥有 32 个量子比特，展示系统级基准测试（QV=2^16、镜像基准测试、RCS），并讨论可扩展性升级。

ABSTRACT

We describe and benchmark a new quantum charge-coupled device (QCCD) trapped-ion quantum computer based on a linear trap with periodic boundary conditions, which resembles a race track. The new system successfully incorporates several technologies crucial to future scalability, including electrode broadcasting, multi-layer RF routing, and magneto-optical trap (MOT) loading, while maintaining, and in some cases exceeding, the gate fidelities of previous QCCD systems. The system is initially operated with 32 qubits, but future upgrades will allow for more. We benchmark the performance of primitive operations, including an average state preparation and measurement error of 1.6(1)$ imes 10^{-3}$, an average single-qubit gate infidelity of $2.5(3) imes 10^{-5}$, and an average two-qubit gate infidelity of $1.84(5) imes 10^{-3}$. The system-level performance of the quantum processor is assessed with mirror benchmarking, linear cross-entropy benchmarking, a quantum volume measurement of $\mathrm{QV}=2^{16}$, and the creation of 32-qubit entanglement in a GHZ state. We also tested application benchmarks including Hamiltonian simulation, QAOA, error correction on a repetition code, and dynamics simulations using qubit reuse. We also discuss future upgrades to the new system aimed at adding more qubits and capabilities.

研究动机与目标

• 展示一种新的跑道几何形状的陷阱设计，以实现可扩展的 QCCD 量子计算。
• 在门操作、测量、传输和内存错误方面，对 H2 处理器的原语和系统级性能进行基准测试。
• 通过哈密顿量模拟、QAOA、纠错演示以及带量子比特复用的动力学来评估与应用相关的性能。
• 评估系统级基准测试（镜像基准、量子体积、随机电路采样）以量化大规模电路能力。
• 讨论旨在提高量子比特数量和能力的未来硬件升级。

提出的方法

• 描述具有射频隧道、电极广播和 MOT 装载的陷阱设计，以改善装载率并降低控制复杂度。
• 使用 DG 闸区实现 QCCD 操作用于量子门和 SPAM，采用 Mølmer–Sørensen 双量子比特门和单量子比特包装脉冲。
• 使用传送带式电极广播以最小化直流控制线并实现可扩展的量子比特传输。
• 采用基于二维 MOT 的 171Yb+ 和 138Ba+ 离子装载以及用于态初始化的光泵浦。
• 提供全面的元件基准测试（SPAM，1Q/2Q RB，泄漏，串扰）和系统级基准测试（MB、QV、RCS）。
• 使用 OpenQASM 2.0/QIR 工作流，结合实时经典计算用于前馈和纠错模拟。

实验结果

研究问题

• RQ1 在跑道形 QCCD 几何中可以达到的门保真度和 SPAM 错误率是多少？
• RQ2 H2 平台在保持门性能和传输效率的同时，量子比特数量如何扩展？
• RQ3 系统级基准测试（MB、QV、RCS）在该体系结构中是否能够达到32量子比特的高深度电路？
• RQ4 传输、存储和门操作过程中的主要误差源是什么，以及它们如何随量子比特数量增加而变化？
• RQ5 经典-量子交互在该系统中对实时决策和纠错的支持有多有效？

主要发现

• 平均态制备与测量误差：1.6(1) × 10^-3。
• 平均单量子比特门保真度误差：2.5(3) × 10^-5。
• 平均双量子比特门保真度误差：1.84(5) × 10^-3。
• 系统级基准测试显示量子体积高达 QV = 2^16。
• 已证明在 GHZ 状态中创建32量子比特的纠缠。
• 镜像基准测试表明在 N=32 时每两量子比特门的有效错误 ε_eff^2Q ≈ 2.6(2) × 10^-3，且不随量子比特数量增加。
• QRC 基准测试包含 QV=2^16、MB 和 RCS，具线性交叉熵保真度测量。
• 展示了带量子比特复用的哈密顿量模拟、QAOA 和纠错演示；并讨论了可扩展性升级。