[论文解读] A real-time, scalable, fast and highly resource efficient decoder for a quantum computer

Ben Barber, Kenton M. Barnes+11 more|arXiv (Cornell University)|Sep 11, 2023

Quantum Computing Algorithms and Architecture被引用 7

一句话总结

本文提出了一种碰撞聚类（Collision Clustering, CC）解码器，这是一种用于表面码量子纠错的实时、可扩展且高度资源高效的硬件解码器。该解码器在FPGA和ASIC上实现，实现了亚微秒级解码（距离-23表面码为210 ns），仅占用0.06 mm²面积和8 mW功耗，使大规模容错量子计算成为可能。

ABSTRACT

To unleash the potential of quantum computers, noise effects on qubits' performance must be carefully managed. The decoders responsible for diagnosing noise-induced computational errors must use resources efficiently to enable scaling to large qubit counts and cryogenic operation. Additionally, they must operate at speed, to avoid an exponential slowdown in the logical clock rate of the quantum computer. To overcome such challenges, we introduce the Collision Clustering decoder and implement it on FPGA and ASIC hardware. We simulate logical memory experiments using the leading quantum error correction scheme, the surface code, and demonstrate MHz decoding speed - matching the requirements of fast-operating modalities such as superconducting qubits - up to an 881 and 1057 qubits surface code with the FPGA and ASIC, respectively. The ASIC design occupies 0.06 mm$^2$ and consumes only 8 mW of power. Our decoder is both highly performant and resource efficient, unlocking a viable path to practically realising fault-tolerant quantum computers.

研究动机与目标

• 解决容错量子计算中实时、低延迟解码的关键需求，以防止逻辑时钟速率出现指数级下降。
• 克服软件解码器的局限性，后者存在非确定性延迟，无法在大规模量子系统中实现实时运行。
• 设计一种功耗高效且面积优化的硬件解码器，以支持在功耗预算严格（如数十毫瓦）的低温控制系统中集成。
• 通过基于模块化、距离函数的架构设计，确保对不同码距和噪声模型的可扩展性和灵活性。
• 通过FPGA和ASIC实现，证明其在面向未来实用化大规模量子计算机的性能、功耗和面积约束下的实际可行性。

提出的方法

• 提出碰撞聚类（CC）解码器，一种针对表面码解码优化的硬件变体，基于并查集（Union-Find）算法。
• 通过距离计算函数编码解码图，实现对不同码距的动态适应，而无需重新设计核心架构。
• 采用流水线化、并行化的微架构实现，以达到高吞吐量和亚微秒级解码延迟。
• 采用内存高效设计，通过紧凑的距离函数和即时计算，避免大容量片上存储。
• 通过最小化逻辑复杂度并利用先进CMOS工艺节点（12 nm FinFET），实现低功耗和小面积优化。
• 通过模拟大规模距离的表面码实例（最高至距离23），在具有p = 0.1%真实电路级噪声模型下验证设计。

Figure 1: Quantum Error Correction using a rotated planar surface code. (a) The logical information is encoded by combining multiple physical qubits laid out on a surface (orange and teal grid). The physical qubits can be divided into data qubits ( $D_{i}$ , empty circles) encoding the state, and sy

实验结果

研究问题

• RQ1 硬件解码器能否在超导量子处理器要求的1 MHz以上速率下实现实时解码量子纠错校验？
• RQ2 能否设计一种在面积和功耗方面均高度资源高效，同时保持高吞吐量和低延迟的解码器？
• RQ3 如何使解码器具备可扩展性和灵活性，以支持不同表面码距离和噪声模型，而无需架构重构？
• RQ4 CC解码器的性能在FPGA和ASIC等真实硬件平台上能多大程度上得到验证？
• RQ5 解码器能否在功耗预算有限（如数十毫瓦）的低温控制系统中集成，且不牺牲性能？

主要发现

• CC解码器在FPGA和ASIC上均实现了超过1 MHz的解码频率，满足超导量子计算机对实时性的严格要求。
• 在Xilinx Ultrascale+ XCVU3P FPGA上，解码器对距离-21表面码的每轮校验解码时间为810 ns，仅使用4.5%的可用逻辑单元。
• 在12 nm FinFET ASIC上，解码器对距离-23表面码的每轮解码时间为210 ns，面积仅0.06 mm²，功耗为8 mW。
• 解码器设计极具资源效率，面积和功耗极低，适合集成到低温控制系统中。
• 通过距离函数抽象，实现对不同码距的灵活支持，无需修改核心逻辑或存储架构。
• 结果表明，CC解码器具备可扩展性、高速度和实际可行性，适用于未来容错量子计算系统的现实部署。

Figure 2: Collision clustering decoder. (a) Schematic of the CC decoder on an example of a single round of a rotated planar surface code. First, in the Init step, the data structures are initialised with every defect being its own parent. In the main loop, the Grow step calculates the validity of th