[论文解读] A software decoder implementation for H.266/VVC video coding standard

Bin Zhu, Shan Liu+9 more|arXiv (Cornell University)|Dec 4, 2020

Video Coding and Compression Technologies参考文献 2被引用 4

一句话总结

本文提出了一种针对H.266/VVC视频编码标准的优化软件解码器，利用SIMD指令扩展和多级并行化（数据并行与任务并行）技术，在x86 CPU上实现了4K 60fps VVC码流的实时解码。该实现解决了标准高计算复杂度的问题，尽管新编码效率带来了显著的性能需求，但仍证明了其实现实时部署的可行性。

ABSTRACT

Versatile Video Coding Standard (H.266/VVC) was completed by Joint Video Expert Team (JVET) of ITU-T and ISO/IEC, in July 2020. This new ITU recommendation/international standard is a successor to the well-known H.265/HEVC video coding standard with roughly doubled compression efficiency, but also at the cost of an increased computational complexity. The complexity of H.266/VVC decoder processing modules is studied in this paper. An optimized decoder implementation using SIMD instruction extensions and additional parallel processing including data and task level parallelism is presented, which can achieve real-time decoding of 4K 60fps VVC bitstreams on an x86 based CPU.

研究动机与目标

• 为应对新标准化的H.266/VVC视频编码格式带来的高计算复杂度问题。
• 开发一种可在高分辨率视频流上实现实时解码的实用软件解码器。
• 评估并优化解码处理模块在通用x86 CPU上的性能。
• 通过展示仅使用软件技术实现的实时解码，实现H.266/VVC的高效部署。

提出的方法

• 解码器实现利用SIMD指令扩展，加速核心视频解码流程中的数据并行操作。
• 采用任务级并行化，将解码任务分发到多个CPU核心上执行。
• 在SIMD单元内利用数据级并行化，同时处理多个样本。
• 设计结合了数据与任务级并行化，以最大化现代x86架构的吞吐量。
• 实现针对完整的H.266/VVC解码流水线，包括熵解码、反变换和样本自适应偏移。
• 对关键模块（如运动补偿、变换和环路滤波）进行优化，以降低延迟并提升性能。

实验结果

研究问题

• RQ1 仅使用软件的解码器能否在主流x86 CPU上实现4K 60fps H.266/VVC码流的实时解码？
• RQ2 SIMD与任务级并行化在缓解H.266/VVC高计算复杂度方面有多有效？
• RQ3 H.266/VVC解码处理模块中的性能瓶颈是什么，如何进行优化？
• RQ4 并行处理与指令级并行化能在多大程度上提升高效视频编码的解码吞吐量？

主要发现

• 所提出的解码器在标准x86处理器上实现了4K 60fps H.266/VVC码流的实时解码。
• 使用SIMD指令扩展显著加速了解码流水线中的数据并行操作。
• 结合数据与任务级并行化有效降低了解码延迟并提升了吞吐量。
• 优化后的实现证明了在通用硬件上基于软件的H.266/VVC解码是可行的。
• 本研究识别出H.266/VVC解码中的关键计算瓶颈，并提供了针对性的优化策略。