[论文解读] A System-Level Voltage/Frequency Scaling Characterization Framework for Multicore CPUs

George N. Papadimitriou, Manolis Kaliorakis+5 more|arXiv (Cornell University)|Jun 18, 2021

Parallel Computing and Optimization Techniques被引用 5

一句话总结

本文提出了一种自动化系统级框架，用于表征基于ARMv8的多核CPU中的电压/频率缩放特性，能够精确识别在降低电压条件下的工作极限。通过监控异常行为并引入一种新型指标以量化标称值之后的运行状态，该框架实现了通过精确的余量缩减来提升能效，已在Applied Micro的X-Gene 2处理器上得到验证。

ABSTRACT

Supply voltage scaling is one of the most effective techniques to reduce the power consumption of microprocessors. However, technology limitations such as aging and process variability enforce microprocessor designers to apply pessimistic voltage guardbands to guarantee correct operation in the field for any foreseeable workload. This worst-case design practice makes energy efficiency hard to scale with technology evolution. Improving energy-efficiency requires the identification of the chip design margins through time-consuming and comprehensive characterization of its operational limits. Such a characterization of state-of-the-art multi-core CPUs fabricated in aggressive technologies is a multi-parameter process, which requires statistically significant information. In this paper, we present an automated framework to support system-level voltage and frequency scaling characterization of Applied Micro's state-of-the-art ARMv8-based multicore CPUs used in the X-Gene 2 micro-server family. The fully automated framework can provide fine-grained information of the system's state by monitoring any abnormal behavior that may occur during reduced supply voltage conditions. We also propose a new metric to quantify the behavior of a microprocessor when it operates beyond nominal conditions. Our experimental results demonstrate potential uses of the characterization framework to identify the limits of operation for improved energy efficiency.

研究动机与目标

• 为应对由于工艺变异和老化导致的现代多核CPU中电压保护带过于保守的问题。
• 减少在先进工艺节点中因最坏情况设计实践所导致的能效低下问题。
• 开发一种自动化、细粒度的表征框架，以识别最先进CPU的真实工作余量。
• 通过准确确定电压和频率缩放的安全工作极限，实现能效的提升。

提出的方法

• 该框架自动化实现了在广泛工作条件下的系统级电压和频率缩放表征。
• 在电压缩放过程中实时监控系统行为，以检测诸如错误或不稳定等异常操作。
• 提出一种新型指标，用于量化处理器在超出标称电压和频率设置条件下的行为。
• 该框架应用于Applied Micro的X-Gene 2 ARMv8架构多核CPU，使用全面的测试套件评估其在降低电压条件下的可靠性。
• 通过统计采样确保在不同工作负载和工艺角条件下具有鲁棒的表征结果。
• 系统集成硬件监控与软件插桩，以在缩放实验期间捕获细粒度的行为数据。

实验结果

研究问题

• RQ1 在真实工作负载下，现代多核CPU在电压和频率缩放方面的真正工作极限是什么？
• RQ2 如何在电压缩放过程中准确监控系统级行为，以检测不稳定或错误？
• RQ3 哪些指标能够有效量化处理器在超出标称电压和频率条件下的行为？
• RQ4 通过精确表征准确缩减电压保护带，能效最多可提升多少？
• RQ5 该框架在不同工作负载和工艺变化下的可扩展性和可靠性如何？

主要发现

• 该框架在降低电压条件下，以高精度成功识别出X-Gene 2多核CPU的工作极限。
• 在电压缩放实验中，计算错误和时序违规等异常行为被可靠检测到。
• 所提出的指标能够对处理器在标称工作条件之外的鲁棒性进行定量评估。
• 表征结果揭示了传统最坏情况设计实践未能捕捉到的显著电压缩放余量。
• 结果表明，通过精确的系统级表征准确缩减保守的电压保护带，能效可得到显著提升。
• 自动化框架减少了全面表征所需的时间和工作量，支持在多种CPU设计中可扩展地部署。