[论文解读] A Universal Multi-Hierarchy Figure-of-Merit for On-Chip Computing and Communications

Shuai Sun, Vikram K. Narayana+3 more|arXiv (Cornell University)|Dec 7, 2016

Photonic and Optical Devices参考文献 31被引用 12

一句话总结

本文提出了CLEAR，一种通用的多层级性能指标，通过整合延迟、能效、扩展性和成本，评估片上计算与通信技术。它实现了对各类互连技术——电学、光子学、等离子学及混合技术——的精确、自下而上的比较，证明即使在小尺寸芯片上，光子学技术也具有竞争力。

ABSTRACT

Continuing demands for increased compute efficiency and communication bandwidth have led to the development of novel interconnect technologies with the potential to outperform conventional electrical interconnects. With a plurality of interconnect technologies to include electronics, photonics, plasmonics, and hybrids thereof, the simple approach of counting on-chip devices to capture performance is insufficient. While some efforts have been made to capture the performance evolution more accurately, they eventually deviate from the observed development pace. Thus, a holistic figure of merit (FOM) is needed to adequately compare these recent technology paradigms. Here we introduce the Capability-to-Latency-Energy-Amount-Resistance (CLEAR) FOM derived from device and link performance criteria of both active optoelectronic devices and passive components alike. As such CLEAR incorporates communication delay, energy efficiency, on-chip scaling and economic cost. We show that CLEAR accurately describes compute development including most recent machines. Since this FOM is derived bottom-up, we demonstrate remarkable adaptability to applications ranging from device-level to network and system-level. Applying CLEAR to benchmark device, link, and network performance against fundamental physical compute and communication limits shows that photonics is competitive even for fractions of the die-size, thus making a case for on-chip optical interconnects.

研究动机与目标

• 解决缺乏统一指标以比较新兴片上互连技术（如光子学、等离子学和电学互连）的问题。
• 克服现有性能指标在扩展性方面不足或与实际性能趋势偏离的局限性。
• 开发一种全面的、自下而上的性能指标，涵盖多个层级的器件、链路和系统级性能。
• 实现互连技术在计算与通信方面对基本物理极限的精确基准测试。
• 建立一种可扩展且可适应的指标，适用于从器件级到网络和系统级设计。

提出的方法

• 从基本器件和链路性能标准出发，推导出CLEAR（能力-延迟-能耗-数量-抗性）这一多层级性能指标。
• 整合四大核心维度：能力（带宽）、延迟（延迟）、能效以及抗性（成本与可扩展性）。
• 采用自下而上的建模方法，将器件级特性（如材料特性、传输延迟）与系统级性能关联。
• 将CLEAR应用于评估不同芯片尺寸和工艺节点下的光子学、电学及混合互连技术。
• 与理论物理极限（包括兰道尔原理和衍射极限）进行基准测试。
• 通过与真实片上计算系统及互连基准的对比，验证CLEAR的准确性。

实验结果

研究问题

• RQ1 如何设计一个统一的性能指标，以公平比较包括光子学、电学和等离子学系统在内的多样化片上互连技术？
• RQ2 CLEAR在多大程度上准确反映了现代片上计算系统中的实际性能趋势？
• RQ3 CLEAR能否有效捕捉不同技术范式之间在延迟、能效、可扩展性与成本之间的权衡？
• RQ4 在减小芯片尺寸的情况下，通过CLEAR评估，光子学与电学互连相比表现如何？
• RQ5 CLEAR是否能在多个层级（从器件到系统）上保持一致性，且不损失保真度？

主要发现

• CLEAR能够准确建模并预测现代片上计算系统（包括采用先进互连技术的系统）的性能。
• 即使在芯片尺寸仅为几分之一的情况下，光子学技术仍表现出强劲的竞争力，表明其在下一代片上网络中的可行性。
• 该性能指标成功将延迟、能效、可扩展性与成本整合为一个统一且连贯的度量标准。
• CLEAR揭示出当前电学互连已接近基本物理极限，而光子学替代方案仍具备良好的可扩展性。
• CLEAR的自下而上推导方式确保了其在器件、链路和系统层级之间具备可适应性，且不损失准确性。
• 与物理极限的基准测试表明，CLEAR为下一代片上互连技术提供了现实且具有预测能力的评估框架。