[论文解读] ABACuS: All-Bank Activation Counters for Scalable and Low Overhead RowHammer Mitigation

Ataberk Olgun|arXiv (Cornell University)|Oct 15, 2023

Security and Verification in Computing被引用 4

一句话总结

ABACuS 是一种可扩展、低开销的 RowHammer 缓解技术，通过在所有 DRAM bank 中为每个行 ID 共享一个激活计数器来追踪行激活，显著降低了面积、性能和能耗开销。在 RowHammer 阈值为 1000 时，其性能开销仅为 0.58%，能耗开销为 1.66%；与现有最佳低面积解决方案相比，芯片面积减少 2.5 倍；与最佳性能效率方案相比，面积减少 22.72 倍（在阈值为 125 时）。

ABSTRACT

We introduce ABACuS, a new low-cost hardware-counter-based RowHammer mitigation technique that performance-, energy-, and area-efficiently scales with worsening RowHammer vulnerability. We observe that both benign workloads and RowHammer attacks tend to access DRAM rows with the same row address in multiple DRAM banks at around the same time. Based on this observation, ABACuS's key idea is to use a single shared row activation counter to track activations to the rows with the same row address in all DRAM banks. Unlike state-of-the-art RowHammer mitigation mechanisms that implement a separate row activation counter for each DRAM bank, ABACuS implements fewer counters (e.g., only one) to track an equal number of aggressor rows. Our evaluations show that ABACuS securely prevents RowHammer bitflips at low performance/energy overhead and low area cost. We compare ABACuS to four state-of-the-art mitigation mechanisms. At a near-future RowHammer threshold of 1000, ABACuS incurs only 0.58% (0.77%) performance and 1.66% (2.12%) DRAM energy overheads, averaged across 62 single-core (8-core) workloads, requiring only 9.47 KiB of storage per DRAM rank. At the RowHammer threshold of 1000, the best prior low-area-cost mitigation mechanism incurs 1.80% higher average performance overhead than ABACuS, while ABACuS requires 2.50X smaller chip area to implement. At a future RowHammer threshold of 125, ABACuS performs very similarly to (within 0.38% of the performance of) the best prior performance- and energy-efficient RowHammer mitigation mechanism while requiring 22.72X smaller chip area. ABACuS is freely and openly available at https://github.com/CMU-SAFARI/ABACuS.

研究动机与目标

• 应对现代及未来 DRAM 芯片中 RowHammer 漏洞日益严峻的挑战，其中 RowHammer 阈值（N_RH）已降至最低 125，导致位翻转风险增加。
• 克服现有基于计数器的 RowHammer 缓解技术在 N_RH 降低和 DRAM bank 数量增加时带来的可扩展性限制，避免产生高昂的面积和性能开销。
• 设计一种硬件缓解机制，在 DRAM 对 RowHammer 攻击的敏感性不断提高的情况下，仍能保持极低的性能、能耗和面积开销。
• 在不依赖软件或复杂器件级修改的前提下，实现安全、可扩展且高效的 RowHammer 保护。

提出的方法

• 提出一种新型基于计数器的机制，为每个行 ID 在所有 DRAM bank 中共享一个激活计数器，而非为每个 bank 分别维护独立计数器。
• 利用观察结果：由于内存交织和空间局部性，良性工作负载和 RowHammer 攻击通常会同时访问多个 bank 中的相同行地址。
• 使用共享计数器检测某个行 ID 是否接近 RowHammer 阈值，从而触发预防性刷新或访问阻断。
• 将计数器逻辑集成到 DRAM 控制器或内存控制器中，最大限度减少对现有内存子系统的修改。
• 确保机制在 DRAM bank 数量增加和 RowHammer 阈值降低时仍能高效扩展。
• 通过大幅减少所需计数器数量（每个唯一行 ID 仅需一个，与 bank 数量无关）来最小化面积成本。

Figure 1 : DRAM organization (a), timing parameters (b), and RowHammer (c)

实验结果

研究问题

• RQ1 在不牺牲安全性和性能的前提下，跨所有 DRAM bank 共享激活计数器是否能有效检测 RowHammer 攻击行？
• RQ2 在低 RowHammer 阈值下，ABACuS 与现有基于计数器的 RowHammer 缓解技术相比，其性能、能耗和面积开销如何？
• RQ3 ABACuS 在 DRAM bank 数量增加和 RowHammer 漏洞加剧（即 N_RH 降低）时，其可扩展性如何？
• RQ4 ABACuS 是否能在显著减少芯片面积的前提下，实现与最先进机制相当或更优的安全性和效率？

主要发现

• 在 RowHammer 阈值为 1000 时，ABACuS 的单核性能开销仅为 0.58%，8 核性能开销为 0.77%，DRAM 能耗开销分别为 1.66% 和 2.12%。
• ABACuS 每个 DRAM rank 仅需 9.47 KiB 存储空间，在相同阈值下相比现有最佳低面积缓解机制，芯片面积减少 2.5 倍。
• 在未来的 RowHammer 阈值 125 下，ABACuS 的性能仅比最佳性能与能耗效率机制低 0.38%，但芯片面积却减少了 22.72 倍。
• 在 N_RH = 125 的 16、32 和 64 bank 系统中，ABACuS 在全部 62 个单核工作负载上的性能开销分别为 1.58%、1.50% 和 2.60%，表现出强大的可扩展性。
• ABACuS 在各类工作负载下均保持低开销，并能随 bank 数量增加而高效扩展，适用于未来高带宽、高容量的 DRAM 系统。
• 该技术已开源发布于 GitHub，可与基于完整性检测的机制结合使用，以进一步提升系统可靠性。

Figure 2 : Number of sibling rows activated before one sibling row is activated again, averaged across all DRAM row activations for each simulated workload and RowHammer attack (x-axis).