[论文解读] Accelerating Implicit Finite Difference Schemes Using a Hardware Optimised Implementation of the Thomas Algorithm for FPGAs

Samuel Palmer, David B. Thomas|arXiv (Cornell University)|Feb 20, 2014

Matrix Theory and Algorithms参考文献 9被引用 3

一句话总结

本文提出了一种在FPGA上实现的硬件优化Thomas算法，用于加速隐式有限差分格式，将算术运算量从8N减少到5N，并将内存开销最小化至仅2N长度的向量。该设计支持多个三对角系统的并行求解，显著提升了金融衍生品定价等应用的性能。

ABSTRACT

The design and implementation of the Thomas algorithm optimised for hardware acceleration on an FPGA is presented. The hardware based algorithm combined with custom data flow and low level parallelism available in an FPGA reduces the overall complexity from 8N down to 5N arithmetic operations, and combined with a data streaming interface reduces memory overheads to only 2 N-length vectors per N-tridiagonal system to be solved. The Thomas Core developed allows for multiple tridiagonal systems to be solved in parallel, giving potential use for solving multiple implicit finite difference schemes or accelerating higher dimensional alternating-direction-implicit schemes used in financial derivatives pricing. This paper also discusses the limitations arising from the fixed-point arithmetic used in the design and how the resultant rounding errors can be controlled to meet a specified tolerance level.

研究动机与目标

• 为减少在隐式有限差分格式中出现的三对角系统求解的计算复杂度。
• 通过FPGA特有的数据流设计，最小化硬件加速三对角求解器中的内存开销。
• 实现多个三对角系统的并行执行，以加速高维问题的求解。
• 在硬件实现中管理定点算术误差，使其满足用户指定的容差水平。

提出的方法

• 设计一种针对FPGA架构优化的定制Thomas算法，以利用底层并行性。
• 实现一种数据流接口，将内存访问和存储需求减少至每个系统仅2N长度的向量。
• 使用带控制舍入的定点算术，以在硬件约束下保持数值精度。
• 将核心结构化为可并行求解多个三对角系统，支持多维格式。
• 应用流水线执行和硬件级优化，将算术运算量从8N减少至5N。

实验结果

研究问题

• RQ1 如何重构Thomas算法，以在FPGA加速环境下最小化算术运算量？
• RQ2 在硬件加速的三对角求解器中，采用流式数据接口可实现多大的内存开销？
• RQ3 在FPGA上可并行求解多少个三对角系统，以加速高维格式的求解？
• RQ4 如何在硬件实现中将定点算术误差控制在用户定义的容差范围内？

主要发现

• 硬件优化的Thomas算法将算术运算量从8N减少至5N，显著提升了计算效率。
• 内存开销被最小化至每个三对角系统仅2N长度的向量，实现了高效的片上存储。
• 该设计支持多个三对角系统的并行执行，可加速多维交替方向隐式格式的求解。
• 通过舍入策略控制定点算术误差，使其满足用户定义的容差水平。