[论文解读] An Accurate EEGNet-based Motor-Imagery Brain-Computer Interface for Low-Power Edge Computing

Xiaying Wang, Michael Hersche+4 more|arXiv (Cornell University)|Mar 31, 2020

EEG and Brain-Computer Interfaces参考文献 20被引用 9

一句话总结

本文提出了一种针对ARM Cortex-M微控制器上低功耗边缘计算优化的EEGNet基运动想象脑机接口（MI-BCI）。通过应用时间下采样、通道减少和分类窗口缩小，该模型在2分类任务上实现了82.43%的准确率，内存减少7.6倍，准确率损失仅为0.31%，实现了在嵌入式微控制器上实时、可穿戴且节能的BCI部署。

ABSTRACT

This paper presents an accurate and robust embedded motor-imagery brain-computer interface (MI-BCI). The proposed novel model, based on EEGNet, matches the requirements of memory footprint and computational resources of low-power microcontroller units (MCUs), such as the ARM Cortex-M family. Furthermore, the paper presents a set of methods, including temporal downsampling, channel selection, and narrowing of the classification window, to further scale down the model to relax memory requirements with negligible accuracy degradation. Experimental results on the Physionet EEG Motor Movement/Imagery Dataset show that standard EEGNet achieves 82.43%, 75.07%, and 65.07% classification accuracy on 2-, 3-, and 4-class MI tasks in global validation, outperforming the state-of-the-art (SoA) convolutional neural network (CNN) by 2.05%, 5.25%, and 5.48%. Our novel method further scales down the standard EEGNet at a negligible accuracy loss of 0.31% with 7.6x memory footprint reduction and a small accuracy loss of 2.51% with 15x reduction. The scaled models are deployed on a commercial Cortex-M4F MCU taking 101ms and consuming 4.28mJ per inference for operating the smallest model, and on a Cortex-M7 with 44ms and 18.1mJ per inference for the medium-sized model, enabling a fully autonomous, wearable, and accurate low-power BCI.

研究动机与目标

• 开发一种适用于低功耗微控制器单元（MCUs）部署的稳健、准确且节能的MI-BCI模型。
• 解决在RAM和计算能力有限的资源受限嵌入式系统中部署复杂卷积神经网络（CNN）的挑战。
• 在保持高分类准确率的同时，最小化内存占用和能耗，以支持实时可穿戴BCI应用。
• 在商用MCU（Cortex-M4F和M7）上评估模型性能，精确测量延迟、功耗和准确率。
• 实现在真实BCI应用场景中，实现完全自主、设备端连续MI分类的推理。

提出的方法

• 核心模型基于EEGNet，一种专为EEG信号分类优化的轻量级CNN架构。
• 应用时间下采样以降低输入信号的时间分辨率，减少特征图大小和内存使用。
• 通过通道选择将EEG通道数从64减少到38，最小化空间输入维度。
• 将分类窗口从4秒缩小至1–2秒，减少时间上下文，进一步缩小内存占用。
• 通过架构简化隐式应用模型量化和剪枝技术，重点提升特征图存储效率。
• 最终模型使用STM32CubeMX和X-CUBE-AI在ARM Cortex-M4F和M7 MCU上部署，并启用指令和数据缓存以优化性能。

实验结果

研究问题

• RQ1 基于EEGNet的模型是否能在MI-BCI任务上实现最先进水平的准确率，同时可部署于低功耗MCU？
• RQ2 通过时间下采样、通道减少和窗口缩小，模型尺寸和内存占用可减少多少，而准确率下降可忽略？
• RQ3 在Cortex-M4F和M7处理器上部署MI-BCI模型时，准确率、推理延迟和能耗之间的权衡如何？
• RQ4 是否能在嵌入式MCU上实现子100ms延迟和每推理子5mJ能耗的实时设备端MI分类？
• RQ5 不同MCU架构（M4F与M7）对嵌入式MI-BCI模型的性能和能效有何影响？

主要发现

• 标准EEGNet模型在2、3和4分类MI任务上的全局验证准确率分别为82.43%、75.07%和65.07%，分别优于最先进CNN模型2.05%、5.25%和6.49%。
• 所提出的模型压缩技术在Cortex-M7上实现了7.6倍的内存占用减少，准确率仅损失0.31%，使最紧凑模型得以部署。
• 在Cortex-M4F上，最小模型每推理消耗4.28 mJ，耗时101 ms，准确率为62.51%。
• 在Cortex-M7上，中等大小模型耗时44 ms，每推理消耗18.1 mJ，准确率达64.76%，相比完整模型仅损失2.51%准确率。
• 尽管功耗高出3.1倍，Cortex-M7在216 MHz下相比Cortex-M4F实现4.9倍更低的延迟，证明了高端MCU的性能优势。
• 本研究首次对这些MCU上的MI-BCI推理进行了全面评估，结合了真实嵌入式部署中的准确率、延迟和能耗测量。