[论文解读] An analysis of reversible multiplier circuits

Anindita Banerjee, Anirban Pathak|ArXiv.org|Jul 20, 2009

Quantum Computing Algorithms and Architecture参考文献 31被引用 14

一句话总结

本文提出一种仅使用Toffoli门（NCT库）的新型可逆乘法器电路，通过优化量子成本、门数和垃圾位，实现最低总成本。研究证明，引入新可逆门以减少门数是一种人为现象，因为任何电路模块均可简化为单个门，因此此类优化在无成本约束下无实际意义；同时表明，现有4×4门如TSG、MKS和HNG并非唯一最优。所提设计在总成本上优于以往工作，建立了一套通过局部优化算法实现量子成本降低的系统性方法。

ABSTRACT

Multiplier circuits play an important role in reversible computation, which is helpful in diverse areas such as low power CMOS design, optical computing, DNA computing and bioinformatics. Here we propose a new reversible multiplier circuit with optimized hardware complexity. The optimized multiplier circuit is compared with the earlier proposals. We have shown that the quantum cost of earlier proposals can be further reduced with the help of existing local optimization algorithms (e.g. template matching, moving rule and deletion rule). A systematic protocol for reduction of quantum cost has been proposed. It has also been shown that the advantage in gate count obtained in some of the earlier proposals by introduction of new reversible gates is an artifact and if it is allowed then every circuit block can be reduced to a single gate. Further, it is shown that the 4x4 reversible gates proposed for designing of a component of multiplier circuit (full adder) is neither unique nor special and many such 4x4 gates may be proposed. As example three such new gates have been presented here and it is shown that the proposed gates are universal. It is also shown that the total cost of our design is minimum.

研究动机与目标

• 设计一种硬件复杂度和量子成本最低的可逆乘法器电路。
• 分析引入新可逆门对电路优化的影响，证明其为人为现象。
• 提出一种利用局部优化技术降低量子成本的系统性协议。
• 评估并比较可逆乘法器电路的总成本（垃圾位、门数、量子成本）。
• 证明4×4可逆门如TSG、MKS和HNG并非唯一或最优，并提出新型通用4×4门。

提出的方法

• 所提乘法器仅基于Toffoli门使用PPGC（部分积生成电路）和RPA（部分积加法器简化）结构，确保统一性与易实现性。
• 作者采用基于转换的算法，将先前工作中非NCT门转换为等效NCT电路。
• 应用局部优化技术——模板匹配、移动规则和删除规则，以降低现有电路的量子成本。
• 定义新的综合总成本（TC）指标，即垃圾位、门数与量子成本之和，以实现不同设计间的公平比较。
• 提出三种新型通用4×4可逆门（A₁、A₂、A₃），并证明其在成本与功能上等价于现有全加器。
• 在相同条件下（包括使用CNOT门替换扇出），通过标准化表格（表VIII和表IX）将所提设计与先前工作进行性能对比。

实验结果

研究问题

• RQ1 能否在不引入新门的前提下，通过局部优化算法降低现有可逆乘法器电路的量子成本？
• RQ2 通过引入新可逆门实现的门数减少是否具有实际意义，还是仅是门抽象化带来的伪象？
• RQ3 TSG、MKS和HNG等4×4可逆门是否在全加器实现中具有唯一最优性，或可设计出多种等效门？
• RQ4 使用Peres门降低量子成本是否能带来总电路成本的净改善，即使垃圾位增加？
• RQ5 结合门数、量子成本与垃圾位的统一总成本（TC）指标，能否提供比单一指标更准确的可逆电路比较基础？

主要发现

• 所提仅使用Toffoli门的可逆乘法器电路在所有对比设计中实现了最低总成本（TC），优于以往工作。
• 引入新可逆门以减少门数被证明是人为现象，因为任何电路模块均可简化为单个门，因此在无成本约束下此类优化无实际意义。
• 基于模板匹配与删除规则，所提优化协议可将现有乘法器电路的量子成本降低最多20%。
• 所提新型4×4门（A₁、A₂、A₃）具有通用性，且门数（4）与量子成本（6）与TSG、HNG和PFAG完全相同，证明其并非唯一优越。
• 仅使用Toffoli门的设计具有最低电路复杂度，但量子成本较高；然而，结合Toffoli与Peres门会增加垃圾位，抵消其优势。
• 总成本（TC）指标定义为垃圾位、门数与量子成本之和，相比单一指标，能提供更准确、更全面的可逆电路比较基础。