[论文解读] An Automated Framework for Board-level Trojan Benchmarking

Tamzidul Hoque, Shuo Yang+3 more|arXiv (Cornell University)|Mar 27, 2020

Physical Unclonable Functions (PUFs) and Hardware Security被引用 4

一句话总结

本文提出了首个用于生成板级硬件后门基准的自动化框架，通过插入阶段、触发机制、功能影响和物理特性对后门进行分类。该框架引入了一套工具流程，可自动将多样化、可定制的后门插入开源PCB网表中，生成150个基准设计，用于无偏见地评估信任验证技术，并通过实际制造的原型验证了其隐蔽性，侧信道泄漏极小（电流增加最多达3.5%）。

ABSTRACT

Economic and operational advantages have led the supply chain of printed circuit boards (PCBs) to incorporate various untrusted entities. Any of the untrusted entities are capable of introducing malicious alterations to facilitate a functional failure or leakage of secret information during field operation. While researchers have been investigating the threat of malicious modification within the scale of individual microelectronic components, the possibility of a board-level malicious manipulation has essentially been unexplored. In the absence of standard benchmarking solutions, prospective countermeasures for PCB trust assurance are likely to utilize homegrown representation of the attacks that undermines their evaluation and does not provide scope for comparison with other techniques. In this paper, we have developed the first-ever benchmarking solution to facilitate an unbiased and comparable evaluation of countermeasures applicable to PCB trust assurance. Based on a taxonomy tailored for PCB-level alterations, we have developed high-level Trojan models. From these models, we have generated a custom pool of board-level Trojan designs of varied complexity and functionality. We have also developed a tool-flow for automatically inserting these Trojans into various PCB designs and generate the Trojan benchmarks (i.e., PCB designs with Trojan). The tool-based Trojan insertion facilitate a comprehensive evaluation against large number of diverse Trojan implementations and application of data mining for trust verification. Finally, with experimental measurements from a fabricated PCB, we analyze the stealthiness of the Trojan designs.

研究动机与目标

• 解决缺乏标准化、公开可用的基准用于评估PCB级硬件后门对策的问题。
• 克服手工设计后门模型带来的可复现性差和跨技术比较困难的局限。
• 通过多样化、自动生成的后门实例，实现对信任验证技术的大规模、系统性评估。
• 开发针对PCB级后门的分类体系，将其与IC级威胁区分开，因其特点为后制造阶段的元器件插入。
• 通过提供大规模、具有代表性的受感染PCB数据集，支持数据驱动方法（如机器学习）的应用。

提出的方法

• 基于插入阶段、抽象层级、触发机制、功能影响、位置和物理特性，建立PCB级后门的全面分类体系。
• 设计5种触发模板（如4输入与门、8输入混合逻辑）和3种功能模板（XOR、MUX），以实现多样的后门功能。
• 实现一套工具流程，接收PCB网表、后门模板和配置输入，自动将后门插入目标设计中。
• 将PCB表示为图结构（$G_{PCB}$），以支持在指定节点处程序化地修改和插入后门组件。
• 使用KiCAD将修改后的图结构转换回网表格式，支持版图生成和设计规则检查。
• 通过KiCAD工具进行连通性检查和DRC验证，确保后门插入的正确性和可制造性。

实验结果

研究问题

• RQ1 如何定义一个全面且可扩展的板级硬件后门分类体系，以捕捉PCB供应链特有的威胁面？
• RQ2 在保持功能正确性和物理可行性的同时，多大程度上可实现对真实PCB设计的自动化后门插入？
• RQ3 各类板级硬件后门的侧信道特征是什么？在典型工作条件下，它们的隐蔽性如何？
• RQ4 大规模、公开可用的受感染PCB基准套件是否能实现对信任验证技术更可靠、更具可比性的评估？
• RQ5 不同的后门配置（触发器与功能模板的组合）如何通过电流消耗和信号泄漏影响可检测性？

主要发现

• 该框架通过在10个开源PCB设计中组合5种触发器和3种功能模板，成功生成了150个独特的受感染PCB基准。
• 实际制造的PCB平台表明，后门激活仅导致电流消耗轻微增加——最多3.5%，使得通过功耗分析检测极为困难。
• 连通性和设计规则检查确认了所有插入后门的正确性和可制造性，验证了工具流程的可靠性。
• 侧信道分析表明，即使存在信号干扰或通过MUX导致的泄漏等功能变化，若无先验知识也难以检测。
• 该工具流程支持可扩展、可重复、可复现的基准生成，为未来自动化信任验证研究提供支持。
• 基准套件的公开发布（通过[19]）支持对PCB信任保障中新兴对策的标准化评估与比较。