[论文解读] An Improved Structure Of Reversible Adder And Subtractor

Aakash Gupta, Pardeep Singla+2 more|arXiv (Cornell University)|Jun 8, 2013

Quantum Computing Algorithms and Architecture参考文献 10被引用 8

一句话总结

本文提出了一种基于Feynman、Double Feynman和MUX门的改进可逆加法器与减法器电路，相较于现有设计，实现了更低的量子代价、更少的垃圾输出以及更少的逻辑操作。所提出的结构通过优化门级组合并最小化资源开销，提升了低功耗VLSI、量子计算和可逆逻辑应用的效率。

ABSTRACT

In today's world everyday a new technology which is faster, smaller and more complex than its predecessor is being developed. The increased number of transistors packed onto a chip of a conventional system results in increased power consumption that is why Reversible logic has drawn attention of Researchers due to its less heat dissipating characteristics. Reversible logic can be imposed over applications such as quantum computing, optical computing, quantum dot cellular automata, low power VLSI circuits, DNA computing. This paper presents the reversible combinational circuit of adder, subtractor and parity preserving subtractor. The suggested circuit in this paper are designed using Feynman, Double Feynman and MUX gates which are better than the existing one in literature in terms of Quantum cost, Garbage output and Total logical calculations.

研究动机与目标

• 通过利用可逆逻辑原理，解决传统VLSI电路中高功耗和热量耗散的问题。
• 设计一种更高效的可逆组合电路，用于加法器和减法器操作，以减少资源开销。
• 与现有可逆加法器和减法器设计相比，最小化量子代价、垃圾输出和逻辑操作数量。
• 实现在量子计算、光子计算和DNA计算等新兴技术中的实际应用。

提出的方法

• 所提出的结构采用Feynman、Double Feynman和MUX门作为构建可逆加法器与减法器电路的基本单元。
• 通过门级优化，减少辅助输入和垃圾输出的数量。
• 通过战略性选择并级联低代价可逆门，最小化量子代价。
• 设计支持奇偶性保持的减法，提升在错误检测与纠正中的可靠性。
• 采用标准可逆逻辑设计原则进行电路综合，重点在于最小化逻辑操作和资源使用。

实验结果

研究问题

• RQ1 如何优化可逆加法器与减法器电路，以减少量子代价和垃圾输出？
• RQ2 何种门级组合在逻辑操作和资源使用方面能实现最高效的可逆加法器与减法器？
• RQ3 集成MUX和Double Feynman门是否能提升性能，优于传统的可逆门结构？
• RQ4 与现有文献相比，该设计在量子代价和垃圾输出等关键指标上表现如何？

主要发现

• 所提出的可逆加法器与减法器在文献中现有设计的基础上实现了更低的量子代价。
• 该设计减少了垃圾输出数量，提升了可逆逻辑应用中的效率。
• 电路所需的逻辑操作更少，有助于提升性能和可扩展性。
• MUX与Double Feynman门的集成实现了资源使用和门级组合的更好优化。