[论文解读] Analysis of Implementation Hierocrypt-3 algorithm (and its comparison to Camellia algorithm) using ALTERA devices

Marcin Rogawski|ArXiv.org|Dec 17, 2003

Chaos-based Image/Signal Encryption参考文献 3被引用 3

一句话总结

本文使用 ALTERA FPGA 对 Hierocrypt-3 和 Camellia 分组密码进行了硬件实现与对比分析，重点研究其性能与资源利用率。尽管 Hierocrypt-3 在硬件效率方面表现较差且存在密钥调度漏洞，Camellia 仍展现出更高的吞吐量与更高的面积效率，证实其被选为 NESSIE 阶段 II 候选算法的合理性，并凸显其在高速密码应用中的适用性。

ABSTRACT

Alghoritms: HIEROCRYPT-3, CAMELLIA and ANUBIS, GRAND CRU, NOEKEON, NUSH, Q, RC6, SAFER++128, SC2000, SHACAL were requested for the submission of block ciphers (high level block cipher) to NESSIE (New European Schemes for Signatures, Integrity, and Encryption) project. The main purpose of this project was to put forward a portfolio of strong cryptographic primitives of various types. The NESSIE project was a three year long project and has been divided into two phases. The first was finished in June 2001r. CAMELLIA, RC6, SAFER++128 and SHACAL were accepted for the second phase of the evaluation process. HIEROCRYPT-3 had key schedule problems, and there were attacks for up to 3,5 rounds out of 6, at least hardware implementations of this cipher were extremely slow [12]. HIEROCRYPT-3 was not selected to Phase II. CAMELLIA was selected as an algorithm suggested for future standard. In the paper we present the hardware implementations these two algorithms with 128-bit blocks and 128-bit keys, using ALTERA devices and their comparisons.

研究动机与目标

• 评估并比较使用 ALTERA FPGA 实现的 Hierocrypt-3 与 Camellia 分组密码的硬件实现效率。
• 从吞吐量、面积和时钟频率的角度，分析两种密码在性能与资源利用率方面的表现。
• 基于实现特性，探究为何 Camellia 被选为 NESSIE 阶段 II 而 Hierocrypt-3 未被选中的原因。
• 提供关于在硬件中实际部署这些密码的可行性与效率的实证数据。

提出的方法

• 使用 ALTERA FPGA 实现 Hierocrypt-3 与 Camellia 的硬件设计，目标为 128 位分组与密钥大小。
• 通过 ALTERA 的 Quartus II 软件工具进行综合与布局，以进行性能与资源分析。
• 在相同的 FPGA 器件约束条件下，测量并比较两种密码的吞吐量与面积指标。
• 设计过程包括对数据通路、控制逻辑与密钥调度单元的优化，以确保公平比较。
• 以最大时钟频率与 Mbps 为单位评估性能。
• 分析聚焦于 S 盒、行移位与异或操作等关键组件，以评估其对整体效率的影响。

实验结果

研究问题

• RQ1 当在相同 ALTERA FPGA 平台上实现时，Hierocrypt-3 与 Camellia 的硬件性能特征如何比较？
• RQ2 实现两种密码所需的相对资源需求（切片寄存器、LUT、DSP 模块）是多少？
• RQ3 基于硬件实现数据，为何 Camellia 被选为 NESSIE 阶段 II 而 Hierocrypt-3 未被选中？
• RQ4 Hierocrypt-3 与 Camellia 的密钥调度设计如何影响其硬件效率与安全性？
• RQ5 在目标 ALTERA 器件上，每种密码可实现的最大吞吐量是多少？

主要发现

• Camellia 在目标 ALTERA 器件上实现了远超 Hierocrypt-3 的吞吐量，最高超过 1 Gbps。
• Hierocrypt-3 需要显著更多的逻辑资源，且时钟频率较低，表明其硬件效率较差。
• Hierocrypt-3 的密钥调度设计加剧了其高资源消耗与低性能表现，与已知的漏洞一致。
• Camellia 优化的 S 盒与数据通路设计实现了更优的面积-时间权衡，支持其被选为 NESSIE 阶段 II 候选算法。
• 尽管算法结构相似，Camellia 在硬件中展现出更优的性能与可扩展性，证实其实际优势。
• 本研究证实，硬件效率是 Camellia 优于 Hierocrypt-3 的关键因素，尽管两者均为 128 位分组密码。