[论文解读] Architecture for real time continuous sorting on large width data volume for fpga based applications

Rourab Paul, Suman Sau+1 more|arXiv (Cornell University)|Jun 7, 2012

Parallel Computing and Optimization Techniques参考文献 6被引用 3

一句话总结

本文提出了一种可扩展的基于FPGA的架构，采用改进的计数排序算法，实现实时连续对高宽度数据流的排序。通过在无需预先存储的情况下实现数据流处理，该设计实现了与数据长度无关的常数时间排序，在Spartan 3E FPGA上相比以往方法展现出更优的资源效率和性能。

ABSTRACT

In engineering applications sorting is an important and widely studied problem where execution speed and resources used for computation are of extreme importance, especially if we think about real time data processing. Most of the traditional sorting techniques compute the process after receiving all of the data and hence the process needs large amount of resources for data storage. So, suitable design strategy needs to be adopted if we wish to sort a large amount of data in real time, which essential means higher speed of process execution and utilization of fewer resources in most of the cases. This paper proposes a single chip scalable architecture based on Field Programmable Gate Array(FPGA), for a modified counting sort algorithm where data acquisition and sorting is being done in real time scenario. Our design promises to work efficiently, where data can be accepted in the run time scenario without any need of prior storage of data and also the execution speed of our algorithm is invariant to the length of the data stream. The proposed design is implemented and verified on Spartan 3E(XC3S500E-FG320) FPGA system. The results prove that our design is better in terms of some of the design parameters compared to the existing research works.

研究动机与目标

• 解决在传统排序需要完整数据缓冲的高吞吐量工程应用中实现实时排序的挑战。
• 通过消除对预先存储数据的需求，克服传统排序在资源利用上的低效问题。
• 实现在单个FPGA芯片上对大宽度数据流进行连续、实时的排序。
• 设计一种可扩展的架构，确保无论数据流长度如何，排序速度保持恒定。
• 优化嵌入式FPGA系统在实时处理环境中的资源使用和执行速度。

提出的方法

• 提出一种专为流式数据设计的改进计数排序算法，避免完整数据存储。
• 引入一种硬件架构，能够在数据到达时即时处理并排序，实现连续运行。
• 使用单个FPGA（Spartan 3E XC3S500E-FG320）实时实现排序逻辑。
• 采用并行处理结构，高效处理高数据宽度。
• 设计架构具备可扩展性，支持不同宽度的数据流。
• 通过在物理FPGA平台上的实现与测试验证设计。

实验结果

研究问题

• RQ1 如何在不预先存储整个数据集的情况下实现实时排序？
• RQ2 对计数排序进行何种架构修改，可实现在流式数据上的连续、低延迟排序？
• RQ3 基于FPGA的设计能否在无论数据流长度如何的情况下保持恒定的排序时间？
• RQ4 与现有解决方案相比，该设计在资源使用和吞吐量方面表现如何？
• RQ5 该设计在商用FPGA平台上的性能和可扩展性如何？

主要发现

• 所提出的架构在无论数据流长度如何的情况下均实现恒定的排序时间，表现出对数据量的不变性。
• 该设计消除了预先缓冲数据的需求，实现了真正的实时处理。
• 在Spartan 3E FPGA上的实现验证了该架构的可行性和高效性。
• 与现有基于FPGA的排序解决方案相比，该系统展现出更优的资源利用率。
• 该架构具备可扩展性，适用于嵌入式实时应用中的高宽度数据流。