[论文解读] Arithmetic circuits: the chasm at depth four gets wider

Pascal Koiran|arXiv (Cornell University)|Jun 24, 2010

Complexity and Algorithms in Graphs参考文献 16被引用 10

一句话总结

本文通过证明：对于 $n$ 个变量中次数为 $d$ 的多项式，其多项式大小的算术电路可被转化为大小为 $n^{O(ar{d}ar{d})}$ 的深度-4电路，从而扩展了Agrawal与Vinay的深度简化结果，同时保持小的整数常数。其主要贡献在于对 $\mathsf{VP}$ 家族实现了更紧致的深度-4模拟，该结果在永久多项式下界和稀疏多项式黑箱恒等式检测中具有应用价值。

ABSTRACT

In their paper on the "chasm at depth four", Agrawal and Vinay have shown that polynomials in m variables of degree O(m) which admit arithmetic circuits of size 2^o(m) also admit arithmetic circuits of depth four and size 2^o(m). This theorem shows that for problems such as arithmetic circuit lower bounds or black-box derandomization of identity testing, the case of depth four circuits is in a certain sense the general case. In this paper we show that smaller depth four circuits can be obtained if we start from polynomial size arithmetic circuits. For instance, we show that if the permanent of n*n matrices has circuits of size polynomial in n, then it also has depth 4 circuits of size n^O(sqrt(n)*log(n)). Our depth four circuits use integer constants of polynomial size. These results have potential applications to lower bounds and deterministic identity testing, in particular for sums of products of sparse univariate polynomials. We also give an application to boolean circuit complexity, and a simple (but suboptimal) reduction to polylogarithmic depth for arithmetic circuits of polynomial size and polynomially bounded degree.

研究动机与目标

• 弥合一般算术电路与深度-4电路在多项式大小家族之间的差距。
• 证明 $\mathsf{VP}$ 家族的深度-4模拟可实现次指数大小，优于Agrawal与Vinay的 $2^{o(m)}$ 边界。
• 在深度简化过程中保持小的整数常数，以支持黑箱恒等式检测的应用。
• 利用相同的深度简化框架重新证明布尔电路复杂度中的已知结果。
• 为多项式大小、多项式次数的算术电路提供一种新的、简洁的多项式对数深度模拟证明。

提出的方法

• 使用弱偏斜电路和算术分支程序作为中间表示，以实现高效的深度简化。
• 通过形式次数将电路分解为层，确保每层均为偏斜，从而可由算术分支程序模拟。
• 通过重复平方法应用矩阵幂运算，将算术分支程序并行化为低深度电路。
• 利用偏斜电路与算术分支程序之间的等价性，界定最终深度-4电路的深度与大小。
• 使用无界扇入加法门和二元乘法门，在控制大小增长的同时最小化深度。
• 将深度简化框架应用于重新证明 $\mathsf{LOGCFL}$ 和多项式对数深度电路的结果，使用相同的底层技术。

实验结果

研究问题

• RQ1 多项式大小的算术电路能否被深度-4电路以显著小于原始 $2^{o(m)}$ 边界的大小所模拟？
• RQ2 从一般电路到深度4的深度简化是否保持小的整数常数，尤其是在恒等式检测的背景下？
• RQ3 对于次数为 $d$ 的多项式，$\mathsf{VP}$ 家族的深度-4模拟能否实现 $n^{O(\sqrt{d}\log d)}$ 的大小边界？
• RQ4 该深度简化框架在多大程度上可被重用以重新证明布尔电路复杂度中的结果，例如 $\mathsf{LOGCFL}$ 的常数深度模拟？
• RQ5 能否使用一种简单且统一的方法，实现多项式大小、多项式次数算术电路的多项式对数深度？

主要发现

• 任何次数为 $d_n$ 的 $\mathsf{VP}$ 家族 $ (f_n) $ 均可被大小为 $n^{O(\sqrt{d_n}\log d_n)})$ 的深度-4算术电路所模拟，优于Agrawal与Vinay的 $2^{o(m)}$ 边界。
• 若 $n\times n$ 矩阵的永久多项式具有多项式大小的电路，则其同样具有大小为 $n^{O(\sqrt{n}\log n)}$ 的深度-4电路，该结果可能对下界证明有帮助。
• 深度-4模拟保持了小的整数常数：若原电路仅使用多项式有界整数，则深度-4电路亦然。
• 本文提供了一种新的、简洁的证明，表明多项式大小、多项式次数的算术电路可被简化为多项式对数深度，且保持多项式大小。
• 在多重线性情况下，该深度-4构造是紧致的：若不损失多重线性保持性，则无法移除 $ \sqrt{d_n} $ 的指数，这一点由现有下界结果已证实。
• 该框架重新证明了 $\mathsf{LOGCFL}$ 语言具有常数深度布尔电路，并提供了多项式对数深度简化的全新证明，两者均使用相同的底层技术。