[论文解读] Bayesian Optimization for Macro Placement

Changyong Oh, Roberto Bondesan+7 more|arXiv (Cornell University)|Jul 18, 2022

VLSI and FPGA Design Techniques被引用 4

一句话总结

该论文提出了一种基于序列对（sequence pairs）作为组合表示的批量贝叶斯优化（BO）框架，用于宏单元布局，实现了在昂贵的、难以评估的真实目标下对半周长线长（HPWL）的样本高效、并行优化。该方法在真实芯片设计工作负载中优于传统的模拟退火法，并通过结合高斯过程代理模型与增强局部搜索的获取函数，显著加速了收敛速度。

ABSTRACT

Macro placement is the problem of placing memory blocks on a chip canvas. It can be formulated as a combinatorial optimization problem over sequence pairs, a representation which describes the relative positions of macros. Solving this problem is particularly challenging since the objective function is expensive to evaluate. In this paper, we develop a novel approach to macro placement using Bayesian optimization (BO) over sequence pairs. BO is a machine learning technique that uses a probabilistic surrogate model and an acquisition function that balances exploration and exploitation to efficiently optimize a black-box objective function. BO is more sample-efficient than reinforcement learning and therefore can be used with more realistic objectives. Additionally, the ability to learn from data and adapt the algorithm to the objective function makes BO an appealing alternative to other black-box optimization methods such as simulated annealing, which relies on problem-dependent heuristics and parameter-tuning. We benchmark our algorithm on the fixed-outline macro placement problem with the half-perimeter wire length objective and demonstrate competitive performance.

研究动机与目标

• 解决宏单元布局中昂贵的黑箱目标函数评估问题，其中传统方法（如模拟退火）需要大量调参且缺乏自适应能力。
• 用数据驱动、样本高效的优化方法替代基于启发式的优化策略，通过学习历史评估结果并适应目标函数的结构特征。
• 通过批量获取函数实现多个序列对的并行评估，从而在大规模物理设计工作负载中加速收敛。
• 在固定轮廓宏单元布局任务中，以半周长线长（HPWL）为目标函数，使用真实评估成本，展示具有竞争力的性能表现。
• 提供一种可扩展、可泛化的宏单元布局框架，可进一步推广至其他物理设计目标。

提出的方法

• 采用贝叶斯优化（BO）结合高斯过程（GP）代理模型，基于序列对配置预测HPWL，通过预测均值与方差建模不确定性。
• 使用批量获取函数并行选择多个序列对，通过最大化期望改进（expected improvement）来平衡探索与利用。
• 应用局部更新函数（算法2）以探索可行邻域，并在优化过程中动态扩展可行解集。
• 集成并行优化循环（算法3），在拟合GP、优化批量获取函数、并行评估目标函数、更新数据集与可行集之间交替执行。
• 实施一种可行性感知的搜索策略，持续维护一个不断增长的有效序列对集合，避免对不可行配置的无效评估。
• 利用序列对作为宏单元相对位置的离散表示，通过编码左右与上下约束关系，防止布局重叠。

实验结果

研究问题

• RQ1 在真实评估成本下，采用批量获取函数的贝叶斯优化是否能优于传统黑箱方法（如模拟退火）？
• RQ2 局部搜索与可行集扩展的集成在提升收敛速度与解质量方面效果如何？
• RQ3 GP代理模型在不同宏单元布局配置与目标函数结构上的泛化能力如何？
• RQ4 与顺序BO或强化学习相比，批量BO能否在更少评估次数下获得具有竞争力的HPWL结果？
• RQ5 在并行评估中，随着宏数量与计算资源的增加，该方法的可扩展性如何？

主要发现

• 所提出的批量BO框架在HPWL结果上与最先进方法相比具有竞争力，即使在高评估成本下仍表现出色。
• 批量获取函数支持并行评估，显著缩短了实际运行时间，同时保持了解的质量。
• 局部搜索与可行集扩展的集成提升了探索效率，并在优化过程中有效避免了不可行配置。
• GP代理模型能有效捕捉HPWL目标函数的结构特征，实现高样本效率的智能采样。
• 在基准固定轮廓宏单元布局问题上，该方法在收敛速度与最终解质量方面均优于模拟退火法。
• 该框架对不同设计复杂度具有鲁棒性，且在并行计算资源增加时表现出良好的可扩展性，适用于真实芯片设计场景。