[论文解读] Benchmarking a trapped-ion quantum computer with 30 qubits

Jwo-Sy Chen, Erik Nielsen+9 more|arXiv (Cornell University)|Aug 9, 2023

Quantum Computing Algorithms and Architecture被引用 8

一句话总结

本文对 IonQ Forte 的 30-qubit 捕获离子处理器进行了全面基准测试：在所有 435 对门对上进行直接随机基线测试（DRB），应用级基准测试覆盖多达 29 个算法量子比特，并显示基于组件基准的去极化噪声模型可以在大多数应用基准上做出预测，但并非全部。

ABSTRACT

Quantum computers are rapidly becoming more capable, with dramatic increases in both qubit count and quality. Among different hardware approaches, trapped-ion quantum processors are a leading technology for quantum computing, with established high-fidelity operations and architectures with promising scaling. Here, we demonstrate and thoroughly benchmark the IonQ Forte system: configured as a single-chain 30-qubit trapped-ion quantum computer with all-to-all operations. We assess the performance of our quantum computer operation at the component level via direct randomized benchmarking (DRB) across all 30 choose 2 = 435 gate pairs. We then show the results of application-oriented benchmarks and show that the system passes the suite of algorithmic qubit (AQ) benchmarks up to #AQ 29. Finally, we use our component-level benchmarking to build a system-level model to predict the application benchmarking data through direct simulation. While we find that the system-level model correlates with the experiment in predicting application circuit performance, we note quantitative discrepancies indicating significant out-of-model errors, leading to higher predicted performance than what is observed. This highlights that as quantum computers move toward larger and higher-quality devices, characterization becomes more challenging, suggesting future work required to push performance further.

研究动机与目标

• 在单链全互连的 30-qubit 捕获离子量子处理器上评估性能与可靠性。
• 将组件级门性能与更高层应用基准联系起来，以理解整体系统行为。
• 开发并验证一个简单的系统级噪声模型以预测应用基准结果。
• 评估误差缓解与编译优化在高频率大规模电路执行中的贡献。

提出的方法

• 对所有 435 对两量子门对和单量子门执行穷尽性直接随机基线测试（DRB）以测量门保真度。
• 在六类应用场景上运行面向应用的 AQ 基准以确定 #AQ（Hamiltonian 仿真、相位估计、QFT、振幅估计、VQE 仿真、蒙特卡罗取样）。
• 通过对每个电路进行 25 种不同局部分解和量子比特映射的组合来实现对称化的误差缓解。
• 构建一个去极化噪声模型，噪声参数来自 DRB 数据（epsilon_1Q 与 epsilon_2Q）。
• 使用电路编译器、去极化模型和完整的误差缓解来仿真应用基准；并与硬件结果进行比较。
• 分析组件级基准与应用级结果之间的相关性与差异。

实验结果

研究问题

• RQ1 组件级基准（DRB）是否能预测由 AQ 基准测量的更大、应用规模电路的性能？
• RQ2 在 30-qubit 捕获离子链中所有单量子门和两量子门对的观测性能（保真度/错误率）是多少？
• RQ3 基于组件基准的简单去极化噪声模型在 reproducing 应用级基准结果方面的表现如何？
• RQ4 导致预测与观测性能偏差的局限性或未建模的错误机制是什么，尤其是在深层电路中？

主要发现

• 对单量子比特的直接-RRB显示中位错误率为 2.0 pptt（按量子比特计）。
• 两量子比特 DRB 结果的中位错误率为 46.4 pptt，尾部高达 885 pptt 的离群点；7 对超过 300 pptt。
• 系统达到 29 个算法量子比特（#AQ=29），意味着宽度 ≤ 29 且预编译两量子门数 ≤ 841 的电路通过保真度阈值 F_c > 1/e。
• 带有 epsilon_1Q = 2.0 pptt 和 epsilon_2Q = 46.4 pptt 的去极化噪声模型在误差缓解后在应用级基准结果上基本再现结果，对于某些类别（如 Hamiltonian 仿真）有良好一致性，而对于其他类别（如某些蒙特卡罗/振幅估计电路）则存在未建模效应的情况被指出。
• 该模型有时会过高预测性能，原因在于未建模的相干误差，尤其在深层电路中，需更详细的噪声表征。