[论文解读] Benchmarking qubit quality and critical subroutines on IBM's 20 qubit device

Daniel Koch, Brett Martin+3 more|arXiv (Cornell University)|Mar 2, 2020

Quantum Computing Algorithms and Architecture被引用 2

一句话总结

本文在IBM的20量子比特Poughkeepsie处理器上对量子比特相干性和门保真度进行了基准测试，评估了T₁和T₂时间、CNOT门性能以及CCNOT和QFT†电路的实现。结果表明，SWAP门和辅助量子比特对于缓解有限的量子比特连通性至关重要，从而在硬件约束下实现实际的量子电路设计。

ABSTRACT

As superconducting qubits continue to advance technologically, the realization of quantum algorithms from theoretical abstraction to physical implementation requires knowledge of both quantum circuit construction as well as hardware limitations. In this study we present results from experiments run on IBM's 20-qubit `Poughkeepsie' architecture, with the goal of demonstrating various qubit qualities and challenges that arise in designing quantum algorithms. These include experimentally measuring $T_1$ and $T_2$ coherence times, gate fidelities, sequential CNOT gates, techniques for handling ancilla qubits, and finally CCNOT and QFT$^{\dagger}$ circuits implemented on several different qubit geometries. Our results demonstrate various techniques for improving quantum circuits which must compensate for limited connectivity, either through the use of SWAP gates or additional ancilla qubits.

研究动机与目标

• 评估IBM 20量子比特Poughkeepsie设备上超导量子比特的相干时间（T₁和T₂）及门保真度。
• 研究在超导架构中由于量子比特连通性受限而带来的量子电路实现挑战。
• 展示实用技术（如SWAP门和辅助量子比特）在硬件约束下提升电路设计可行性的方法。
• 在不同量子比特布局上实现并基准测试复杂子程序（如CCNOT和QFT†），以评估电路保真度与可扩展性。

提出的方法

• 使用随机化基准测试和层析成像技术测量20量子比特设备上T₁和T₂相干时间。
• 通过随机化基准测试和量子过程层析成像量化单量子比特和双量子比特门的保真度。
• 通过顺序CNOT门的实现评估门误差累积和连通性限制的影响。
• 利用SWAP门和辅助量子比特在连通性受限的电路中实现非本征纠缠操作。
• 在不同量子比特布局上设计并执行CCNOT和QFT†电路，以评估电路性能和错误率。
• 比较不同量子比特布局下的电路性能，以识别复杂算法的最优布局。

实验结果

研究问题

• RQ1 IBM 20量子比特Poughkeepsie处理器上各量子比特的T₁和T₂相干时间测量值是多少？
• RQ2 CNOT门保真度在不同量子比特对和电路配置下如何变化？
• RQ3 SWAP门和辅助量子比特在提升有限连通性设备上实现复杂量子电路的可行性方面能发挥多大作用？
• RQ4 在顺序CNOT操作和多量子比特子程序（如CCNOT和QFT†）中，电路级错误如何累积？
• RQ5 哪些量子比特布局能够实现QFT†等关键量子子程序的最可靠实现？

主要发现

• T₁和T₂相干时间因量子比特而异，典型值在50至100微秒之间，表明存在中等程度的退相干限制。
• CNOT门保真度在约95%至98%之间，且在较长序列中因门堆叠和连通性限制导致错误率升高。
• 顺序CNOT门操作揭示了显著的误差累积，尤其是在非本征量子比特对之间串联多个纠缠门时。
• SWAP门和辅助量子比特的使用成功实现了非本征纠缠电路，但代价是电路深度增加和错误概率上升。
• CCNOT和QFT†电路表现出可测量的保真度下降，其中QFT†电路对门错误和量子比特连通性尤为敏感。
• 某些量子比特布局支持更稳定的复杂子程序实现，表明布局感知的电路设计对于最小化错误至关重要。