[论文解读] Best of Both Worlds: Integration of Split Manufacturing and Camouflaging into a Security-Driven CAD Flow for 3D ICs

Satwik Patnaik, Mohammed Ashraf+2 more|arXiv (Cornell University)|Nov 16, 2018

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 46被引用 10

一句话总结

该论文提出了一种面向3D IC的面向安全的CAD流程，通过在面对面（F2F）3D集成中整合分裂制造（SM）与布局掩蔽（LC），在制造过程中及之后保护知识产权（IP）免受盗版侵害。通过在各层之间分割设计，并利用混淆开关盒对层间互连进行掩蔽，该方法在仅引入极小PPA开销的前提下实现了强安全防护，经大量实验和一种新型基于邻近性的攻击模型验证，即使在激进的逆向工程尝试下仍表现出高度鲁棒性。

ABSTRACT

With the globalization of manufacturing and supply chains, ensuring the security and trustworthiness of ICs has become an urgent challenge. Split manufacturing (SM) and layout camouflaging (LC) are promising techniques to protect the intellectual property (IP) of ICs from malicious entities during and after manufacturing (i.e., from untrusted foundries and reverse-engineering by end-users). In this paper, we strive for "the best of both worlds," that is of SM and LC. To do so, we extend both techniques towards 3D integration, an up-and-coming design and manufacturing paradigm based on stacking and interconnecting of multiple chips/dies/tiers. Initially, we review prior art and their limitations. We also put forward a novel, practical threat model of IP piracy which is in line with the business models of present-day design houses. Next, we discuss how 3D integration is a naturally strong match to combine SM and LC. We propose a security-driven CAD and manufacturing flow for face-to-face (F2F) 3D ICs, along with obfuscation of interconnects. Based on this CAD flow, we conduct comprehensive experiments on DRC-clean layouts. Strengthened by an extensive security analysis (also based on a novel attack to recover obfuscated F2F interconnects), we argue that entering the next, third dimension is eminent for effective and efficient IP protection.

研究动机与目标

• 为应对全球化IC供应链中因不可信代工厂和终端用户逆向工程带来的日益严峻的IP盗版威胁。
• 克服单独使用SM或LC的局限性，通过在3D集成背景下结合两种技术。
• 开发一种面向面对面（F2F）3D IC的实用、面向安全的CAD与制造流程。
• 利用DRC清洁版图和真实世界基准，评估所提方案的安全性与PPA开销。
• 证明3D集成天然适合作为SM与LC结合的平台，实现‘两者优势兼得’的保护效果。

提出的方法

• 所提出的CAD流程使用Cadence Innovus将设计在F2F 3D IC的两层之间进行划分，其中分裂制造应用于FEOL层。
• 层间连接通过混淆开关盒实现保护，F2F互连通过可配置多路复用器进行掩蔽，以隐藏真实连接关系。
• 提出一种新颖的基于邻近性的攻击模型以评估安全性，模拟攻击者已知驱动-接收对但必须逆向恢复混淆开关盒配置的情形。
• 该方法采用时序感知与随机划分策略，在PPA与安全性之间实现平衡，切割大小与网表掩蔽作为关键指标。
• 通过SAT攻击对混淆开关盒进行安全性评估，建模为攻击者拥有工作型预言机以测试恢复可行性。
• 在标准基准的DRC清洁版图上开展全面实验，对比所提方案的PPA开销与安全鲁棒性与现有技术。

实验结果

研究问题

• RQ1 分裂制造与布局掩蔽能否在3D IC架构中有效结合，以提供强于单一技术的IP保护？
• RQ2 3D集成，特别是F2F堆叠，如何天然增强SM与LC的安全性与实用性，相比2D实现有何优势？
• RQ3 将所提CAD流程应用于真实世界基准时，对PPA指标（面积、功耗、延迟）有何影响？
• RQ4 所提方案对一种新型基于邻近性的攻击是否具备鲁棒性，该攻击利用已知的驱动-接收对并仅针对混淆开关盒进行目标攻击？
• RQ5 SM与LC在3D IC中的集成能否支持实际商业部署，同时保持强安全保证？

主要发现

• 与2D基线相比，所提3D-SM方案实现了平均50%的面积减少（变化范围为0%至-50%），表明PPA开销极低。
• 在c3540基准上，对混淆开关盒的邻近性攻击耗时3,729秒（62分钟），表明对大型设计具有显著计算难度。
• SAT攻击在较小基准（如c432和c880）上成功，但在更大规模设计（如b19）上超时，表明攻击者面临可扩展性挑战。
• 攻击的平均CCR（正确连接率）为28.8%，HD（汉明距离）为42.2%，表明恢复的网表与原始网表相去甚远，证实了方案的鲁棒性。
• SM划分的平均切割大小达到139%，表明设计组件在各层之间实现了有效分离。
• 安全分析确认，SM与LC在3D IC中的结合可对不可信代工厂和终端用户逆向工程提供强保护。