[论文解读] Bottleneck of using single memristor as a synapse and its solution

Farnood Merrikh-Bayat, Saeed Bagheri Shouraki+1 more|arXiv (Cornell University)|Aug 20, 2010

Advanced Memory and Neural Computing参考文献 15被引用 11

一句话总结

本文指出，单个忆阻器作为突触时，由于阻抗非线性变化，导致突触权重更新速率不一致，从而破坏STDP学习。为解决此问题，提出采用两个极性相反的串联忆阻器，可稳定更新速率，并在不同初始阻抗值下实现一致的STDP性能。

ABSTRACT

It is now widely accepted that memristive devices are perfect candidates for the emulation of biological synapses in neuromorphic systems. This is mainly because of the fact that like the strength of synapse, memristance of the memristive device can be tuned actively (e.g., by the application of volt- age or current). In addition, it is also possible to fabricate very high density of memristive devices (comparable to the number of synapses in real biological system) through the nano-crossbar structures. However, in this paper we will show that there are some problems associated with memristive synapses (memristive devices which are playing the role of biological synapses). For example, we show that the variation rate of the memristance of memristive device depends completely on the current memristance of the device and therefore it can change significantly with time during the learning phase. This phenomenon can degrade the performance of learning methods like Spike Timing-Dependent Plasticity (STDP) and cause the corresponding neuromorphic systems to become unstable. Finally, at the end of this paper, we illustrate that using two serially connected memristive devices with different polarities as a synapse can somewhat fix the aforementioned problem.

研究动机与目标

• 研究单个忆阻器突触中忆阻阻抗非线性变化导致的STDP神经形态系统不稳定性。
• 识别出阻抗变化速率对当前阻抗值的强依赖性，导致突触权重更新不一致。
• 提出一种硬件兼容的解决方案，确保无论初始阻抗值如何，STDP更新行为均保持一致。
• 证明采用极性相反的双忆阻器配置可稳定学习过程中的突触权重动态。

提出的方法

• 提出由两个串联连接、极性相反的忆阻器件组成的突触结构，以维持恒定的总阻抗。
• 使用具有相同ΔR值的忆阻器件，确保在电压驱动切换过程中行为对称且可预测。
• 在初始化时设定初始阻抗，使两个器件阻抗之和等于一个固定的预设值。
• 利用串联对中总电流保持恒定的特性，确保更新速率与初始阻抗无关。
• 通过不同初始阻抗值的STDP学习仿真，验证更新函数在器件间保持不变。
• 使用HP忆阻器模型验证该方案，表明其对边界效应具有鲁棒性，并可推广至其他忆阻器件。

实验结果

研究问题

• RQ1 忆阻阻抗变化速率对初始阻抗的非线性依赖关系，如何影响忆阻神经网络中的STDP学习？
• RQ2 为何使用单个忆阻器作为突触会导致STDP中学习行为发散？
• RQ3 采用极性相反的双忆阻器配置是否能稳定不同初始状态下的突触权重更新？
• RQ4 所提出的解决方案在多大程度上实现了STDP更新函数与初始阻抗值的解耦？
• RQ5 串联对中恒定的总阻抗如何确保电流和更新动态的一致性？

主要发现

• 单个忆阻器的阻抗变化速率具有高度非线性，且强烈依赖于其当前阻抗值，导致突触权重更新不一致。
• 这种依赖性导致每个突触权重的STDP更新函数各不相同，可能破坏学习过程的稳定性。
• 采用两个极性相反的串联忆阻器可稳定总阻抗，确保恒定电流和均匀的更新速率。
• 当初始阻抗之和固定且器件相同时，无论初始值如何，所有突触权重的STDP更新函数几乎完全一致。
• 仿真结果（图9）证实，采用双忆阻器配置时，STDP更新函数在不同初始条件下保持不变。
• 该方案具有鲁棒性和通用性，即使在接近R_on或R_off状态的边界效应下仍保持有效。