[论文解读] Classical Simulation of Quantum Supremacy Circuits

Cupjin Huang, Fang Zhang+11 more|arXiv (Cornell University)|May 14, 2020

Quantum Computing Algorithms and Architecture参考文献 31被引用 84

一句话总结

本文提出一个基于张量网络的经典模拟器，利用 stem 优化来显著加速从随机量子电路采样，在某些假设下对量子霸权的可行性提出挑战，并对比以前的模拟器获得大幅加速。

ABSTRACT

It is believed that random quantum circuits are difficult to simulate classically. These have been used to demonstrate quantum supremacy: the execution of a computational task on a quantum computer that is infeasible for any classical computer. The task underlying the assertion of quantum supremacy by Arute et al. (Nature, 574, 505--510 (2019)) was initially estimated to require Summit, the world's most powerful supercomputer today, approximately 10,000 years. The same task was performed on the Sycamore quantum processor in only 200 seconds. In this work, we present a tensor network-based classical simulation algorithm. Using a Summit-comparable cluster, we estimate that our simulator can perform this task in less than 20 days. On moderately-sized instances, we reduce the runtime from years to minutes, running several times faster than Sycamore itself. These estimates are based on explicit simulations of parallel subtasks, and leave no room for hidden costs. The simulator's key ingredient is identifying and optimizing the "stem" of the computation: a sequence of pairwise tensor contractions that dominates the computational cost. This orders-of-magnitude reduction in classical simulation time, together with proposals for further significant improvements, indicates that achieving quantum supremacy may require a period of continuing quantum hardware developments without an unequivocal first demonstration.

研究动机与目标

• 激发并量化用于量子霸权演示的随机量子电路的经典可模拟性。
• 开发并基准测试一个基于张量网络的模拟器，该模拟器识别并优化收缩树的 stem，以降低时间和空间复杂度。
• 提供在 Summit 规模硬件上对 Sycamore 风格电路进行采样的现实运行时间估计，并与之前的估计进行比较。
• 讨论对量子霸权前沿和硬件开发时间表的影响。

提出的方法

• 将量子电路建模为张量网络，并通过开启的张量网络进行节俭拒绝采样来采样。
• 引入 stem 优化：聚焦于收缩树中的主导收缩路径（stem）以加速计算。
• 使用结合超图划分、局部优化和动态切片的混合收缩方法，以以空间换取时间。
• 在可与 Summit 相媲美的阿里云硬件上进行基准测试，以估计不同电路规模和保真度的运行时间。
• 将性能与先前的模拟器（qFlex、Cotengra）进行比较，并提供用于可重复性的开源工件（收缩顺序）。

实验结果

研究问题

• RQ1 一个基于张量网络的经典模拟器相比于现有最先进的方法在从随机量子电路采样方面的提升有多大？
• RQ2 stem 优化在降低 53-qubit Sycamore 风格电路的收缩成本和内存使用方面起到什么作用？
• RQ3 在 Summit 规模硬件下，针对不同电路深度和保真度，生成样本的现实外推运行时间是多少？
• RQ4 提出的算法改进如何影响量子霸权边界以及硬件开发时间表？

主要发现

• stem 优化的模拟器在模拟随机量子电路方面，相对于先前报道的最佳经典算法，获得了大约五个数量级的加速。
• 对于 53-qubit、20 个周期的电路，该工具能够在几分钟内采样接近完美的输出，将先前的数千年时间估计降低到不足 20 天（含保真度调整）。
• 对于 14 周期电路，2.0x10^6 次在 1% 保真度下的采样大约在 264 秒内完成，快于原始 Sycamore 的执行时间。
• 在测试的深度（12–20 周期）中，所报道的收缩成本和 FLOPS 效率显示出对先前方法的显著提升（例如，在某些指标下比 qFlex 快 1e6 倍）。
• 该方法使问题可以分解为并行子任务，在大规模集群上获得精确的运行时间估计，而无需全规模仿真。