[论文解读] CMOS Circuit Implementation of Spiking Neural Network for Pattern Recognition Using On-chip Unsupervised STDP Learning

Sahibia Kaur Vohra, Sherin Ann Thomas+2 more|arXiv (Cornell University)|Apr 9, 2022

Advanced Memory and Neural Computing被引用 4

一句话总结

本论文首次实现了基于CMOS技术的全电路级脉冲神经网络（SNN）芯片内无监督STDP学习，用于模式识别，采用180 nm CMOS工艺，无需FPGA或外部处理器。在5×3像素图案上实现了100%的分类准确率，并利用相同的STDP电路实现了基于脉冲频率的BCM学习，用于心率分类，验证了在工艺和温度变化下的鲁棒性。

ABSTRACT

Computation on a large volume of data at high speed and low power requires energy-efficient computing architectures. Spiking neural network (SNN) with bio-inspired spike-timing-dependent plasticity learning (STDP) is a promising solution for energy-efficient neuromorphic systems than conventional artificial neural network (ANN). Previous works on SNN with STDP learning primarily uses memristive devices which are difficult to fabricate. Some reported works on SNN makes use of memristor macro models, which are software-based and cannot give complete insight into circuit implementation challenges. This article presents for the first time, a full circuit-level implementation of the SNN system featuring on-chip unsupervised STDP learning in standard CMOS technology. It does not involve the use of FPGAs, CPUs or GPUs for training the neural network. We demonstrated the complete circuit-level design, implementation and simulation of SNN with on-chip training and inference for pattern classification using 180 nm CMOS technology. A comprehensive comparison of the proposed SNN circuit with the previous related work is also presented. To demonstrate the versatility of the CMOS synapse circuit for application scenarios requiring rate-based learning, we have tuned the pair-based STDP circuit to obtain Bienenstock-Cooper-Munro (BCM) characteristics and applied it to heart rate classification.

研究动机与目标

• 开发一种完全集成的、基于标准CMOS技术的硬件SNN，用于实现能效更高的类脑计算。
• 通过采用CMOS基忆阻器仿真器，克服忆阻器基SNN的局限性，实现可靠、可制造且可扩展的电路设计。
• 实现在芯片内无监督STDP学习，无需依赖FPGA、CPU或GPU进行训练。
• 展示STDP电路在单一硬件平台上同时支持基于时间的（STDP）和基于频率的（BCM）学习的多功能性。
• 通过仿真验证系统在工艺、温度和噪声变化下的鲁棒性和准确性。

提出的方法

• 使用180 nm CMOS工艺设计并仿真了一个15输入、90突触、6输出的基于LIF的SNN。
• 实现基于CMOS的忆阻器仿真器，以替代物理忆阻器，实现全电路级集成。
• 集成成对STDP学习机制，通过利用脉冲时间差实现芯片内突触权重自适应。
• 通过调节阈值频率θ，将STDP电路重新配置为模拟BCM学习，以实现基于频率的突触可塑性。
• 在输出层采用WTA（赢家通吃）机制实现模式分类。
• 通过5×3像素图像生成的脉冲列以及ECG信号，对模式识别进行仿真。

实验结果

研究问题

• RQ1 能否在不依赖外部训练平台的情况下，实现完全集成的CMOS基SNN及其芯片内STDP学习？
• RQ2 基于CMOS的忆阻器仿真器在SNN中复制物理忆阻器行为方面的表现如何？
• RQ3 同一STDP电路是否可重新配置以支持其他应用的基于频率的BCM学习？
• RQ4 该SNN在工艺、温度和噪声变化下的分类准确率如何？
• RQ5 该系统在基于STDP衍生的BCM学习下，对心率模式分类的有效性如何？

主要发现

• 所提出的CMOS基SNN在理想条件和噪声条件下对六个5×3像素图案的分类准确率达到100%。
• 系统在工艺和温度变化下表现出稳健性能，证实了电路的稳定性。
• 通过将阈值频率θ调节至1 Hz和1.667 Hz，成功将同一STDP电路重新配置为模拟BCM学习，分别用于低速和高速心率分类。
• 基于PhysioBank ATM的ECG数据进行心率分类时，10组测试中有8组被正确分类，正常、低速和高速心率均能根据权重变化趋势正确识别。
• 仿真结果与理论分析预测一致，验证了CMOS SNN设计的准确性。
• 系统支持现场训练与推理，无需外部处理器，展示了完全硬件集成的类脑计算解决方案。