[论文解读] Combinatorial Optimization by Decomposition on Hybrid CPU--non-CPU Solver Architectures

Ali Narimani, Seyed Saeed Changiz Rezaei+1 more|arXiv (Cornell University)|Aug 11, 2017

Formal Methods in Verification参考文献 19被引用 6

一句话总结

本文提出一种基于k-core分解的问题分解方法，使混合CPU-非CPU架构能够更高效地求解大规模最大团问题。通过将原始图缩减为更小、更密集的子问题，该方法使D-Wave 2000Q等21节点非CPU设备能够求解包含334,863个顶点的com-Amazon图的最大团问题，相比经典算法将运行时间缩短了数个数量级。

ABSTRACT

The advent of new special-purpose hardware such as FPGA or ASIC-based annealers and quantum processors has shown potential in solving certain families of complex combinatorial optimization problems more efficiently than conventional CPUs. We show that to address an industrial optimization problem, a hybrid architecture of CPUs and non-CPU devices is inevitable. In this paper, we propose problem decomposition as an effective method for designing a hybrid CPU--non-CPU optimization solver. We introduce the required algorithmic elements for making problem decomposition a viable approach in meeting the real-world constraints such as communication time and the potential higher cost of using non-CPU hardware. We then turn to the well-known maximum clique problem, and propose a new method of decomposition for this problem. Our method enables us to solve the maximum clique problem on very large graphs using non-CPU hardware that is considerably smaller than the size of the graph. As an example, we show that the maximum clique problem on the com-Amazon graph, with 334,863 vertices and 925,872 edges, can be solved with a single call to a device that can embed a fully connected graph of size at least 21 nodes, such as the D-Wave 2000Q. We also show that our proposed problem decomposition approach can improve the runtime of two of the best-known classical algorithms for large, sparse graphs, namely PMC and BBMCSP, by orders of magnitude. In the light of our study, we believe that new non-CPU hardware that is small in size could become competitive with CPUs if it could be either mass produced and highly parallelized, or able to provide high-quality solutions to specific, small-sized problems significantly faster than CPUs.

研究动机与目标

• 通过利用新兴的非CPU硬件（如量子退火机和数字退火机）来解决传统CPU在大规模组合优化问题上的不可解性。
• 设计一种实用的混合架构，将CPU与非CPU设备结合，用于求解复杂优化问题，特别是在非CPU硬件规模受限的情况下。
• 开发一种问题分解策略，以最小化子问题数量和通信开销，同时使非CPU设备能够求解大规模实例。
• 在NP难的最大团问题上展示分解方法的有效性，特别是针对大规模稀疏图。
• 表明若非CPU硬件能对小型、精心选择的子问题提供高速、高质量的解，则其可与CPU竞争。

提出的方法

• 该方法使用k-core分解递归地将输入图划分为更小、更密集的子图，从而将最大团问题转化为多个更小的实例。
• 每个子问题均源自原始图的一个k-core，确保子图足够密集，适合非CPU硬件（其量子比特或节点数量有限）。
• 应用DSATUR着色算法估算每个子问题中最大团大小的上界，从而剪枝不可能包含全局最大团的子问题。
• 分解过程的时间复杂度为多项式时间，与分支限界等指数级方法相比，具有更高的可扩展性和更低的开销。
• 该方法仅需一次调用支持大小≥21个节点完全连通图嵌入的非CPU设备（如D-Wave 2000Q），即可求解非常大规模图的最大团问题。
• 该方法与经典求解器（如PMC和BBMCSP）集成，使这些求解器在大规模稀疏图上的运行时间缩短数个数量级。

实验结果

研究问题

• RQ1 问题分解能否扩展小型非CPU硬件在大规模组合优化问题上的适用范围？
• RQ2 如何设计分解方法以最小化混合CPU-非CPU架构中的子问题数量和通信成本？
• RQ3 图的密度对基于k-core的分解在最大团问题上的有效性有何影响？
• RQ4 基于分解的方法在子问题生成和运行时间方面能否优于经典分支限界方法？
• RQ5 在何种条件下，小型专用非CPU硬件可与CPU竞争，用于求解大规模优化问题？

主要发现

• 在包含334,863个顶点、925,872条边的com-Amazon图上，仅需一次调用支持最多21个节点完全连通图嵌入的非CPU设备（如D-Wave 2000Q），即可求解最大团问题。
• 与分支限界方法相比，所提出的分解方法显著减少了子问题数量，尤其在图较密集时效果更明显。
• 对于大规模稀疏图，该方法使经典算法（如PMC和BBMCSP）的运行时间缩短数个数量级。
• 子问题数量随图密度的提升而有利地减少，在极低密度图中（密度 < 0.2）甚至可降至零，这是由于DSATUR着色实现了有效剪枝。
• 当非CPU硬件规模从45个节点增加到65个节点时，子问题数量仅略有减少，表明收益递减。
• 该方法的多项式时间子问题生成及基于上界的剪枝机制，使其具备良好的可扩展性与实际部署可行性。