[论文解读] Comparing ternary and binary adders and multipliers

Daniel Etiemble|arXiv (Cornell University)|Aug 20, 2019

Interconnection Networks and Systems参考文献 3被引用 4

一句话总结

本文使用碳纳米管场效应晶体管（CNTFET）技术，比较了三进制与二进制加法器和乘法器的硬件复杂度，评估了1位和1三进制数位全加法器及乘法器。尽管三进制电路由于信息密度更高（M ≈ N/1.585），所需输入/输出连接更少，但三进制基本模块（尤其是进位生成和乘法部分）的晶体管数量显著更多，导致面积更大、延迟更长、功耗更高，因此三进制算术电路的效率低于其二进制对应物。

ABSTRACT

While many papers have proposed implementations of ternary adders and ternary multipliers, no comparisons have generally been done with the corresponding binary ones. We compare the implementations of binary and ternary adders and multipliers with the same computing capability according to the basic blocks that are 1-bit and 1-trit adders and 1-bit and 1-trit multipliers. Then we compare the complexity of these basic blocks by using the same CNTFET technology to evaluate the overall complexity of N-bit adders and M-trit adders on one side, and NxN bit multipliers and MxM trits multipliers with M = N/IR (IR = log(3)/log(2) is the information ratio). While ternary adders and multipliers have less input and output connections and use less basic building blocks, the complexity of the ternary building blocks is too high and the ternary adders and multipliers cannot compete with the binary ones.

研究动机与目标

• 评估三进制算术电路是否能在信息密度更高的前提下，优于二进制电路的硬件复杂度。
• 比较实现等效计算能力所需的基块数量（1位/1三进制数位全加法器和乘法器）。
• 分析使用CNTFET技术的1三进制数位和1位全加法器及乘法器的晶体管级复杂度。
• 评估N位和M三进制数位加法器与乘法器的整体复杂度，其中M = N / log₂(3) ≈ N / 1.585。
• 确定三进制电路中连接数的减少是否能抵消其基本单元复杂度增加的影响。

提出的方法

• 通过信息比IR = log₃(2) ≈ 1.585定义等效计算能力，使得M个三进制数位 ≈ N个二进制位。
• 将1位和1三进制数位全加法器及乘法器作为加法器和乘法器的基本构建模块进行比较。
• 采用基于CNTFET的晶体管级设计，计算1位和1三进制数位组件的晶体管数量（T）。
• 分析三种加法器架构：进位传播加法器（CPA）、进位提前加法器（CLA）和进位跳跃加法器（CSA），比较其晶体管数量。
• 使用Wallace树归约方法评估乘法器复杂度，比较8位二进制与5三进制数位三进制乘法器。
• 计算二进制与三进制设计中全加法器、半加法器、乘法器及进位计算模块的总晶体管数量。

实验结果

研究问题

• RQ1 能否使三进制加法器的三进制数位数M ≈ N/1.585，实现低于N位二进制加法器的硬件复杂度？
• RQ2 在CNTFET技术下，1三进制数位全加法器的晶体管数量与1位全加法器相比如何？
• RQ3 三进制加法器与乘法器中连接数的减少，是否能补偿其基本单元更高复杂度的影响？
• RQ4 在三进制与二进制设计中，CL和CSA架构的进位计算晶体管成本有何相对差异？
• RQ5 当同时考虑乘法器和归约树复杂度时，三进制乘法器虽然部分积更少，是否仍导致整体复杂度低于二进制乘法器？

主要发现

• 1三进制数位全加法器需要100个晶体管，而1位全加法器仅需18个，复杂度显著更高。
• 1三进制数位乘法器需要38个晶体管，而1位乘法器仅需6个，复杂度增加了6.3倍。
• 5三进制数位CLA的进位计算需要310个晶体管，而8位二进制CLA仅需288个，尽管阶段更少。
• 5三进制数位Wallace树使用34个三进制全加法器和14个三进制半加法器，而8位二进制树使用35个二进制全加法器和18个半加法器，但三进制组件的更高复杂度占主导地位。
• 三进制乘法器使用25个1三进制数位乘法器共需950个晶体管，而二进制乘法器仅用64个与非门即需384个晶体管，三进制乘法器的晶体管数量高出2.47倍。
• 由于基本模块和进位计算中晶体管数量更多，三进制加法器与乘法器的内部连接更多，面积更大，延迟更长，功耗更高，相较于具有等效信息吞吐量的二进制电路，效率更低。