[论文解读] Comparison of multiple-gate MOSFET architectures using Monte Carlo simulation

Jérôme Saint-Martin, Arnaud Bournel+1 more|arXiv (Cornell University)|May 6, 2005

Advancements in Semiconductor Devices and Circuit Design被引用 5

一句话总结

本文采用25 nm栅长的蒙特卡洛模拟，对比了多种多栅 MOSFET 结构，表明平面双栅 MOSFET 在单位宽度高电流驱动、低亚阈值漏电流以及激进延迟时间方面优于非平面三栅和四栅结构，同时对短沟道效应控制的体硅和氧化层厚度要求更为宽松。

ABSTRACT

Multiple-gate SOI MOSFETs with gate length equal to 25 nm are compared using device Monte Carlo simulation. In such architectures, the short channel effects may be controlled with much less stringent body and oxide thickness requirements than in single-gate MOSFET. Our results highlight that planar double-gate MOSFET is a good candidate to obtain both high current drive per unit-width and weak subthreshold leakage with large integration density and aggressive delay time, compared to non planar devices such as triple-gate or quadruple-gate structures.

研究动机与目标

• 评估纳米尺度CMOS技术中各种多栅MOSFET结构的性能权衡。
• 解决超缩放晶体管中短沟道效应的挑战，通过改进静电控制。
• 确定哪种多栅结构在高驱动电流、低漏电流和集成密度之间实现最佳平衡。
• 评估体硅和氧化层厚度对器件性能和可扩展性的影响。
• 为未来基于物理的仿真提供纳米尺度MOSFET设计的对比基准。

提出的方法

• 采用器件级蒙特卡洛模拟，以建模多栅SOI MOSFET中的载流子输运和统计变异。
• 模拟了包括平面双栅、三栅和四栅结构在内的多种架构，栅长固定为25 nm。
• 通过蒙特卡洛方法隐式采用非平衡格林函数（NEGF）方法，以捕捉弹道和准弹道输运。
• 评估了关键性能指标，如导通电流、截止电流、亚阈值斜率和延迟时间。
• 改变体硅和氧化层厚度，以分析其对短沟道效应抑制的影响。
• 在相同模拟条件下对比各架构的结果，以确保公平的性能评估。

实验结果

研究问题

• RQ1 在25 nm栅长下，不同多栅MOSFET架构在电流驱动和亚阈值漏电流方面如何比较？
• RQ2 每种架构中，实现有效短沟道效应控制所需的体硅和氧化层厚度是多少？
• RQ3 平面双栅结构是否在性能上优于非平面三栅和四栅配置？
• RQ4 集成密度和延迟时间在多大程度上有利于平面多栅设计而非非平面设计？
• RQ5 平面双栅MOSFET是否能在比其他多栅架构更宽松的工艺约束下实现高性能？

主要发现

• 在所有研究的架构中，平面双栅MOSFET在单位宽度上实现了最高的电流驱动能力。
• 与三栅和四栅配置相比，平面双栅结构表现出显著更低的亚阈值漏电流。
• 平面双栅器件通过较宽松的体硅和氧化层厚度要求，有效控制了短沟道效应，优于单栅MOSFET。
• 由于优越的静电控制和高驱动电流，平面双栅架构实现了激进的延迟时间性能。
• 非平面三栅和四栅结构虽然提供了良好的静电控制，但在电流驱动和漏电流性能方面仍不及平面双栅结构。
• 在25 nm栅长下，平面双栅设计在高性能、低漏电流和高集成密度之间实现了有利的权衡。