[论文解读] Conditional dispersive readout of a CMOS quantum dot via an integrated transistor circuit

Simon Schaal, Sylvain Barraud+2 more|arXiv (Cornell University)|Aug 14, 2017

Quantum and electron transport phenomena参考文献 53被引用 7

一句话总结

本文展示了一种单片CMOS集成的量子点，通过控制场效应晶体管（FET）实现基于集中LC谐振器的条件性非简并读出。通过在FET处于'ON'状态时实现基于栅极的射频反射测量，并在'OFF'状态时存储单电子电荷，该系统在毫开尔文温度下实现了165 µe/Hz¹²的电荷灵敏度和约1秒的单电子保持时间，为实现基于时间复用的全硅量子-经典处理迈出了第一步。

ABSTRACT

Quantum computers require interfaces with classical electronics for efficient qubit control, measurement and fast data processing. Fabricating the qubit and the classical control layer using the same technology is appealing because it will facilitate the integration process, improving feedback speeds and offer potential solutions to wiring and layout challenges. Integrating classical and quantum devices monolithically, using complementary metal-oxide-transistor (CMOS) processes, enables the processor to profit from the most mature industrial technology for the fabrication of large scale circuits. Here we demonstrate the integration of a single-electron charge storage CMOS quantum dot with a CMOS transistor for control of the readout via gate-based dispersive sensing using a lumped element $LC$ resonator. The control field-effect transistor (FET) and quantum dot are fabricated on the same chip using fully-depleted silicon-on-insulator technology. We obtain a charge sensitivity of $δq=165\, μe \mathrm{Hz}^{-1/2}$ when the quantum dot readout is enabled by the control FET. Additionally, we observe a single-electron retention time of the order of a second when storing a single-electron charge on the quantum dot at milli-Kelvin temperatures. These results demonstrate first steps towards time-based multiplexing of gate-based dispersive qubit readout in CMOS technology opening the path for the development of an all-silicon quantum-classical processor.

研究动机与目标

• 开发一种可扩展的单片CMOS平台，用于集成量子点与经典控制和读出电子电路。
• 通过单条数据线和控制FET实现基于时间的多路复用栅极非简并量子比特读出。
• 通过CMOS集成的量子点上的射频反射测量，实现对低温环境下的敏感电荷传感。
• 在浮栅结构中实现长时单电子电荷保持时间。
• 评估使用标准CMOS工艺在同一芯片上集成量子与经典电路的可行性。

提出的方法

• 制造一种全耗尽的绝缘体上硅（SOI）CMOS芯片，其中集成单电子电荷存储量子点和控制FET。
• 使用集中式LC谐振器实现对量子点电荷态的非简并射频反射测量。
• 通过在'ON'（传感启用）和'OFF'（电荷存储）状态之间切换控制FET实现条件性读出。
• 应用基于栅极的非简并传感，其中量子点的栅极作为与谐振器耦合的传感器。
• 通过时域多路复用技术，在毫开尔文温度下测量电荷灵敏度和电子保持时间。
• 使用动态功耗公式 P = CFET × fop × (∆V)² 估算每器件的发热，以评估可扩展性。

实验结果

研究问题

• RQ1 在毫开尔文温度下，能否使用CMOS集成的场效应晶体管条件性启用对量子点的非简并读出？
• RQ2 当控制FET处于'ON'状态时，基于栅极的射频反射测量可实现的电荷灵敏度是多少？
• RQ3 在毫开尔文温度下，单个电子在浮栅量子点上的稳定存储时间有多长？
• RQ4 能否通过单条数据线和一个控制FET实现多个量子点的时间复用读出？
• RQ5 在这种CMOS集成的量子-经典架构中，每器件的估计发热是多少？

主要发现

• 当控制FET处于'ON'状态时，系统实现165 µe/Hz¹²的电荷灵敏度，支持高灵敏度的非简并读出。
• 在毫开尔文温度下，单电子电荷在量子点上的保持时间超过1秒，支持顺序多路复用。
• 控制FET实现了条件性读出：仅当FET处于'ON'状态时才观察到非简并响应，从而实现选择性测量。
• 每器件的估计发热为13 nW，理论上限可支持在100 mK稀释制冷机中运行约30,000个晶体管。
• 在单个CMOS芯片上集成量子点、控制FET和谐振器，展示了实现基于时间复用的全硅量子-经典处理器的可行路径。
• 结果支持通过CMOS兼容制造工艺和时分多路复用技术实现大规模阵列的可行性。