[论文解读] Cryogenic silicon surface ion trap

Michael Niedermayr, Kirill Lakhmanskiy+5 more|arXiv (Cornell University)|Mar 20, 2014

Quantum Information and Cryptography参考文献 36被引用 20

一句话总结

本文提出了一种使用标准半导体工艺从本征硅制造的低温表面离子阱，无需屏蔽接地平面。通过在低温下运行，该阱实现了极低的射频损耗，离子加热速率低至0.33 phonons/s，从而实现长离子寿命，并可与片上电子学和微光学器件实现可扩展集成，用于量子信息处理。

ABSTRACT

Trapped ions are pre-eminent candidates for building quantum information processors and quantum simulators. They have been used to demonstrate quantum gates and algorithms, quantum error correction, and basic quantum simulations. However, to realise the full potential of such systems and make scalable trapped-ion quantum computing a reality, there exist a number of practical problems which must be solved. These include tackling the observed high ion-heating rates and creating scalable trap structures which can be simply and reliably produced. Here, we report on cryogenically operated silicon ion traps which can be rapidly and easily fabricated using standard semiconductor technologies. Single $^{40}$Ca$^+$ ions have been trapped and used to characterize the trap operation. Long ion lifetimes were observed with the traps exhibiting heating rates as low as $\dot{\bar{n}}=$ 0.33 phonons/s at an ion-electrode distance of 230 $μ$m. These results open many new avenues to arrays of micro-fabricated ion traps.

研究动机与目标

• 解决可扩展离子阱架构中离子加热速率过高的挑战。
• 通过利用低温运行，克服硅基板在室温下的射频功率损耗问题。
• 利用标准半导体技术，无需屏蔽电极，实现可扩展、微纳制造的离子阱。
• 促进与片上电子学、微光学器件和传感器的集成，实现量子芯片实验室化。
• 展示一种简单、可靠的制造工艺，兼容VLSI和高通量生产。

提出的方法

• 使用高电阻率浮区硅晶圆（ρ > 5000 Ω·cm）制造平面表面离子阱。
• 采用标准光刻和深反应离子蚀刻技术，对电极进行图案化，电极间隙为10 µm，深度约100 µm。
• 通过电子束蒸发沉积Ti/Au电极，无需退火后清洗。
• 采用热氧化法（2 µm SiO₂）防止金属扩散进入硅中。
• 将阱与LC谐振器（在10 K时为20.6 MHz）及电容分压器集成，用于射频电压监测。
• 采用低温兼容的RC和表面贴装型直流滤波器，截止频率为4.8 kHz，以抑制直流线路中的射频噪声。

实验结果

研究问题

• RQ1 本征硅是否可作为低温表面离子阱的基板，且无需屏蔽接地平面？
• RQ2 在4 K下低温运行的本征硅阱中，离子加热速率是多少？
• RQ3 能否将标准半导体制造技术应用于制造可扩展、低损耗的离子阱？
• RQ4 低温运行如何降低硅基阱中的射频损耗和离子加热？
• RQ5 通过移除接地平面，片上电子学与光学的集成程度在多大程度上得以实现？

主要发现

• 该阱在离子-电极距离为230 µm时实现了0.33 phonons/s的创纪录低离子加热速率。
• 成功稳定捕获并表征了单个⁴⁰Ca⁺离子，证明了在低温下具有长离子寿命。
• 由于未使用屏蔽接地平面，制造工艺更简单，并且完全兼容穿通晶圆通孔和微光学结构。
• 在4 K下使用本征硅使射频损耗可忽略不计，这是由于载流子被冻结，从而无需掺杂硅或屏蔽结构。
• LC谐振器在10 K下以20.6 MHz工作，Q值适合在低温下精确测量射频电压。
• 低温兼容的直流滤波器（截止频率4.8 kHz）有效抑制了直流线路中的射频噪声，确保了阱的稳定运行。