[论文解读] DeFT: A Deadlock-Free and Fault-Tolerant Routing Algorithm for 2.5D Chiplet Networks

Ebadollah Taheri, Sudeep Pasricha+1 more|arXiv (Cornell University)|Dec 16, 2021

Interconnection Networks and Systems被引用 4

一句话总结

本文提出 DeFT，这是首个针对 2.5D 芯片let 网络的无死锁且容错的路由算法，通过虚拟网络（VN）分配确保无死锁，并实现动态、基于流量感知的垂直链路（VL）选择，可容忍高达 25% 的 VL 故障。DeFT 在故障场景下实现 100% 的网络可达性，与现有最先进方法相比，延迟降低高达 40%，且面积开销不足 2%。

ABSTRACT

By interconnecting smaller chiplets through an interposer, 2.5D integration offers a cost-effective and high-yield solution to implement large-scale modular systems. Nevertheless, the underlying network is prone to deadlock, despite deadlock-free chiplets, and to different faults on the vertical links used for connecting the chiplets to the interposer. Unfortunately, existing fault-tolerant routing techniques proposed for 2D and 3D on-chip networks cannot be applied to chiplet networks. To address these problems, this paper presents the first deadlock-free and fault-tolerant routing algorithm, called DeFT, for 2.5D integrated chiplet systems. DeFT improves the redundancy in vertical-link selection to tolerate faults in vertical links while considering network congestion. Moreover, DeFT can tolerate different vertical-link-fault scenarios while accounting for vertical-link utilization. Compared to the state-of-the-art routing algorithms in 2.5D chiplet systems, our simulation results show that DeFT improves network reachability by up to 75% with a fault rate of up to 25% and reduces the network latency by up to 40% for multi-application execution scenarios with less than 2% area overhead.

研究动机与目标

• 为解决 2.5D 芯片let 网络中缺乏无死锁且容错的路由机制的问题，此类网络易受循环依赖和垂直链路（VL）故障的影响。
• 克服现有 2D 和 3D 网络容错技术的局限性，这些技术不适用于不规则、多芯片let 的 2.5D 拓扑结构。
• 实现完整路径冗余和动态 VL 选择，以在不同流量和故障条件下提升容错能力和负载均衡。
• 在保持无死锁的同时，最大化路由灵活性并最小化模块化芯片let 系统中的硬件开销。
• 在多应用、真实世界流量场景下实现高网络可靠性与低延迟，且面积成本最小化。

提出的方法

• DeFT 采用一种新颖的虚拟网络（VN）分配策略，以平衡虚拟通道（VC）利用率并保证无死锁，即使在不限制 VL 选择的情况下亦成立。
• 它引入一种动态、基于流量感知的垂直链路选择机制，优先选择利用率较低且具备容错能力的 VL，以减少拥塞并提升容错能力。
• 该算法使用容错查找表来维护路由状态，并在 VL 故障时支持路径重构。
• 通过避免限制性转弯模型，它支持任意 VL 用于路由，即使多达 25% 的 VL 故障，也能实现完全可达性。
• 该设计集成了最小的硬件逻辑用于 VN 分配和故障感知的 VL 选择，面积开销增加不足 2%。
• DeFT 在不同流量负载下，基于真实应用工作负载和故障注入模型，在 4- 和 6-芯片let 系统中进行了评估。

实验结果

研究问题

• RQ1 路由算法是否能在不限制垂直链路（VL）选择的情况下，实现在 2.5D 芯片let 网络中的无死锁？
• RQ2 在任意 VL 故障模式下，如何在 2.5D 芯片let 网络中实现容错，特别是在传统 2D/3D 技术失效的情况下？
• RQ3 在高故障率和高流量率下，动态、基于流量感知的 VL 选择能在多大程度上降低网络延迟并改善负载均衡？
• RQ4 在 2.5D 芯片let 系统中集成容错且无死锁的路由机制，其硬件和功耗开销是多少？
• RQ5 在真实故障和流量条件下，DeFT 与最先进的算法（如 MTR 和 RC）相比，在可达性和延迟方面表现如何？

主要发现

• 在 25% 的垂直链路故障率下，DeFT 实现了 100% 的网络可达性，显著优于 MTR（在 4-芯片let 系统中故障容忍度 ≤3.1%）和 RC（无故障容忍能力）。
• 在多应用场景下，与 MTR 和 RC 相比，DeFT 将网络延迟降低了高达 40%，尤其在高负载下表现更优。
• 在 25% 故障率下，与 MTR 相比，DeFT 将最坏情况下的可达性提高了最多 75%；与 RC 相比，提高了最多 50%。
• 该算法保持了极低的硬件开销，与 MTR 和 RC 相比，面积开销增加不足 2%，功耗开销增加不足 1%。
• 在高故障率下，DeFT 的动态 VL 选择相比基于距离或随机的 VL 选择策略，能更有效地降低延迟。
• 所提出的动态 VL 选择策略优于静态或随机选择，在故障易发环境中能更好地平衡负载并最小化拥塞。