[论文解读] Design Constraints for Nanometer Scale Quantum Computers

Ronnie Mainieri|ArXiv.org|Oct 28, 1994

Quantum Computing Algorithms and Architecture被引用 3

一句话总结

这篇1994年由洛斯阿拉莫斯国家实验室的罗尼·梅因里埃发表的论文，识别了纳米尺度量子计算机的关键设计约束，重点在于纠错和长距离互连。该论文提出了一种理论模型，将器件物理与算法设计分离，通过稳健的电路架构和纠错策略，实现对低增益、噪声较大的量子器件的容错随机计算。

ABSTRACT

Nanometer scale electronics present a challenge for the computer architect. These quantum devices have small gain and are difficult to interconnect. I have analyzed current device capabilities and explored two general design requirements for the design of computers: error correction and long range connections. These two principles follow when Turing machines are implemented as integrated circuits. I consider the roles of electromigration through thin wires, circuit layout, and error rates for devices with small gain. The analysis brings into sharp focus the future of nanocomputers and suggests solutions to some of its difficulties. It gives a theoretical model for a nanocomputer, separating the roles of devices and algorithms. Within the model one can implement a stochastic computer, which operates despite quantum device limitations.

研究动机与目标

• 解决使用低增益和高错误率的纳米尺度量子器件构建可靠计算机的挑战。
• 识别由纳米尺度电子器件的物理特性和集成限制引发的基本架构约束。
• 制定设计原则——纠错和长距离互连——这些原则对于将图灵机实现为集成电路至关重要。
• 构建一个理论框架，将器件层面的限制与量子系统中的算法计算相分离。
• 提出一种随机计算模型，即使在固有的量子器件噪声和不稳定性下，也能有效运行。

提出的方法

• 分析当前纳米尺度器件的能力，重点关注薄膜架构中低增益和互连困难的问题。
• 建立模型以评估电磁迁移对纳米尺度电路中细导线的影响，评估在高电流密度下的可靠性。
• 整合电路布局优化，以最小化密集纳米尺度排列中的信号退化和串扰。
• 实施针对低增益器件和高本征错误率的纠错机制。
• 设计一种利用概率计算来容忍器件级噪声和可变性的随机计算架构。
• 使用理论模型将器件级行为与算法功能分离，实现抽象化和鲁棒性。

实验结果

研究问题

• RQ1 纳米尺度量子器件具有低增益和互连性差的特性时，会带来哪些主要的架构约束？
• RQ2 如何在本征错误率高的纳米尺度量子电路中有效实现纠错？
• RQ3 在高密度集成的纳米尺度集成电路中，实现长距离电气连接需要哪些设计原则？
• RQ4 尽管存在器件级噪声和不稳定性，随机计算能否作为纳米尺度量子计算机的可行范式？
• RQ5 电磁迁移和布局约束如何影响纳米尺度量子计算机架构的可靠性和可扩展性？

主要发现

• 由于器件错误率高，纠错是纳米尺度量子计算机可靠运行的基本要求。
• 长距离互连对于可扩展的量子计算至关重要，但由于细导线中的电阻和电磁迁移，面临重大挑战。
• 纳米尺度互连中的电磁迁移限制了器件寿命和可靠性，因此必须仔细选择电流密度和材料。
• 电路布局在最小化高密度纳米尺度系统中的串扰和信号退化方面起着关键作用。
• 随机计算模型可在量子器件限制下有效运行，通过概率计算实现容错。
• 理论模型成功地将器件物理与算法设计分离，实现了与特定器件特性无关的鲁棒系统级架构。