[论文解读] Design of a High-Performance High-Pass Generalized Integrator Based Single-Phase PLL

Abhijit Kulkarni, Vinod John|arXiv (Cornell University)|Sep 14, 2016

Advancements in PLL and VCO Technologies参考文献 27被引用 6

一句话总结

本文提出了一种基于高通 generalized integrator 的高性能单相 PLL（HGI-PLL），可消除直流偏移并减轻谐波失真与频率偏差。通过修改二阶广义积分器（SOGI）结构以引入高通滤波特性，HGI-PLL 实现了固定参数、降低实现复杂度，并在所有基于 SOGI 的 PLL 中具备最快的暂态响应，且在非理想电网条件下单位向量总谐波畸变（THD）保持在 1% 以下。

ABSTRACT

Grid-interactive power converters are normally synchronized to the grid using phase-locked loops (PLLs). The performance of the PLLs is affected by the non-ideal conditions in the sensed grid voltage such as harmonics, frequency deviations and dc offsets in single-phase systems. In this paper, a single-phase PLL is presented to mitigate the effects of these non-idealities. This PLL is based on the popular second order generalized integrator (SOGI) structure. The SOGI structure is modified to eliminate of the effects of input dc offsets. The resulting SOGI structure has a high-pass filtering property. Hence, this PLL is termed as high-pass generalized integrator based PLL (HGI-PLL). It has fixed parameters which reduces the implementation complexity and aids in the implementation in low-end digital controllers. The HGI-PLL is shown to have least resource utilization among the SOGI based PLLs with dc cancelling capability. Systematic design methods are evolved leading to the design that limits the unit vector THD to within 1% for given non-ideal input conditions in terms of frequency deviation and harmonic distortion. The proposed designs achieve the fastest transient response. The performance of this PLL has been verified experimentally. The results are found to agree with the theoretical prediction.

研究动机与目标

• 解决单相 PLL 在非理想电网条件下性能下降的问题，包括直流偏移、谐波失真和频率偏差。
• 克服传统 SOGI-PLL 的局限性，后者因输入非理想性而产生直流注入和纹波误差。
• 开发一种固定参数的 PLL 设计，确保无需自适应调谐即可实现鲁棒性能，从而降低实现复杂度。
• 在保持单位向量 THD 不超过 1% 的前提下，实现所有基于 SOGI 的 PLL 中最快的暂态响应。
• 提出一种系统化的设计方法，用于带宽和增益选择，以满足真实电网条件下性能约束。

提出的方法

• 修改二阶广义积分器（SOGI）结构，引入高通滤波特性，以消除直流偏移影响。
• 实现固定增益的 HGI 模块，提供高通响应，确保直流分量被抑制，且无需自适应参数调节。
• 将 HGI 输出集成到同步旋转参考系（SRF）PLL 结构中，用于估计电网频率和相位。
• 在 SRF-PLL 环路中使用 PI 控制器，设计带宽为 $ f_{bw} $，以调节估计的频率和相位。
• 基于正序与负序谐波分量及其与 PLL 动态特性的相互作用，推导单位向量 THD 的解析表达式。
• 建立以 $ k $（HGI 增益）和 $ f_{bw} $ 为参数的设计框架，确保在给定频率偏差（$ \Delta f = \pm 8\% $）和谐波畸变水平下，$ u_{thd} \leq 1\% $。

实验结果

研究问题

• RQ1 如何设计单相 PLL，使其在电网扰动（如谐波畸变和频率偏差）下仍能保持低单位向量 THD？
• RQ2 对 SOGI 结构需进行何种修改，才能在不增加实现复杂度的前提下消除直流偏移影响？
• RQ3 固定参数 PLL 设计是否可实现比自适应或传统 SOGI 基础 PLL 更快的暂态响应？
• RQ4 使 THD 控制在 1% 以内且使稳定时间最短的 HGI 增益 $ k $ 的最优值是多少？
• RQ5 如何推导出一种系统化设计方法，以确保在指定非理想电网条件下性能达标？

主要发现

• HGI-PLL 在所有具备直流抵消能力的 SOGI 基础 PLL 中具有最快的暂态响应，最坏情况下的稳定时间 $ t_{sd} = t_{s,srf} + t_{s,hgi} $。
• 所提设计在频率偏差达 ±8% 及指定谐波畸变水平下，将单位向量 THD 限制在 1% 以内，符合设计约束。
• HGI-PLL 采用固定参数，降低了实现复杂度，可部署于低端数字控制器。
• 通过解析方法推导出最优 HGI 增益 $ k_{opt,h} $，以最小化稳定时间，同时满足 THD 性能边界。
• 对于任意给定的 $ f_{bw} $，确定了确保 $ u_{thd} \leq 1\% $ 的 HGI 增益集合 $ \mathbf{K_u} $，从而实现系统化设计。
• 实验结果验证了理论预测，仿真与实际性能表现高度一致。