[论文解读] Design space exploration in the microthreaded many-core architecture.

M. Irfan Uddin|arXiv (Cornell University)|Sep 22, 2013

Parallel Computing and Optimization Techniques参考文献 28被引用 4

一句话总结

本文提出了一种通用多核微线程架构中设计空间探索（DSE）的高层次仿真方法，重点在于平衡仿真速度与精度。该方法评估了高层次仿真器在复杂微网格系统架构权衡探索中的有效性，展示了其在多核计算早期设计探索中的可行性。

ABSTRACT

Design space exploration is commonly performed in embedded system, where the architecture is a complicated piece of engineering. With the current trend of many-core systems, design space exploration in general-purpose computers can no longer be avoided. Microgrid is a complicated architecture, and therefor we need to perform design space exploration. Generally, simulators are used for the design space exploration of an architecture. Different simulators with different levels of complexity, simulation time and accuracy are used. Simulators with little complexity, low simulation time and reasonable accuracy are desirable for the design space exploration of an architecture. These simulators are referred as high-level simulators and are commonly used in the design of embedded systems. However, the use of high-level simulation for design space exploration in general-purpose computers is a relatively new area of research.

研究动机与目标

• 为应对通用多核系统中日益增长的高效设计空间探索（DSE）需求。
• 研究高层次仿真器在复杂微网格架构DSE中的可行性和有效性。
• 识别多核系统设计中复杂性、精度与执行时间之间的仿真权衡。
• 通过减少仿真开销而不牺牲必要精度，实现更快的架构探索。

提出的方法

• 采用高层次仿真器，以降低复杂度的方式建模微线程多核架构。
• 使用抽象低层细节但保留关键架构行为的仿真框架。
• 通过不同抽象层次的仿真性能评估，实现速度与精度的平衡。
• 将该仿真方法应用于基于微网格的多核系统中的架构配置探索。
• 在不同抽象层次间比较仿真结果，以评估DSE情境下的权衡。

实验结果

研究问题

• RQ1 高层次仿真器在支持通用多核架构设计空间探索方面有多高效？
• RQ2 在微线程多核系统的高层次仿真中，仿真精度与执行时间之间的权衡如何？
• RQ3 高层次仿真器能否充分表征复杂微网格架构，以支持早期阶段的设计探索？
• RQ4 抽象层次如何影响设计空间探索结果的可靠性？

主要发现

• 高层次仿真器为通用多核系统的设计空间探索提供了可行的解决方案。
• 该方法显著减少了仿真时间，同时在架构评估中保持了合理的精度。
• 高层次仿真能够高效探索复杂微网格系统中的架构配置。
• 在所提出的抽象框架内，仿真速度与精度之间的权衡是可管理的。