[论文解读] Design Space Exploration to Find the Optimum Cache and Register File Size for Embedded Applications

Mehdi Alipour, Mostafa E. Salehi+1 more|arXiv (Cornell University)|May 9, 2012

Parallel Computing and Optimization Techniques参考文献 25被引用 13

一句话总结

本文提出一种设计空间探索方法，以确定面向计算密集型网络应用的嵌入式处理器的最优缓存和寄存器文件尺寸。通过使用周期精确仿真分析性能、面积和功耗之间的权衡，研究发现：当尺寸超过某个饱和点后，更大的尺寸反而因延迟增加和资源开销上升而导致性能下降，从而确立了嵌入式系统中实现最优效率的尺寸阈值。

ABSTRACT

In the future, embedded processors must process more computation-intensive network applications and internet traffic and packet-processing tasks become heavier and sophisticated. Since the processor performance is severely related to the average memory access delay and also the number of processor registers affects the performance, cache and register file are two major parts in designing embedded processor architecture. Although increasing cache and register file size leads to performance improvement in embedded applications and packet-processing tasks in high traffic networks with too much packets, the increased area, power consumption and memory hierarchy delay are the overheads of these techniques. Therefore, implementing these components in the optimum size is of significant interest in the design of embedded processors. This paper explores the effect of cache and register file size on the processor performance to calculate the optimum size of these components for embedded applications. Experimental results show that although having bigger cache and register file is one of the performance improvement approaches in embedded processors, however, by increasing the size of these parameters over a threshold level, performance improvement is saturated and then, decreased.

研究动机与目标

• 确定能够最大化嵌入式处理器性能的最优缓存和寄存器文件尺寸。
• 分析嵌入式系统中性能提升、面积开销和功耗之间的权衡关系。
• 确定缓存和寄存器文件尺寸增加导致性能下降的收益递减点。
• 提供一种针对具有高数据包处理工作负载的嵌入式应用量身定制的系统化设计空间探索方法。

提出的方法

• 在具有可配置缓存和寄存器文件尺寸的处理器模型上，对嵌入式应用进行周期精确仿真。
• 系统性地在定义的设计空间内调整缓存和寄存器文件尺寸，以评估其对性能的影响。
• 测量不同配置下的关键指标，包括执行时间、内存访问延迟和能量消耗。
• 使用性能饱和度分析检测阈值，超过该阈值后进一步增大尺寸将不再带来收益或反而降低性能。
• 应用面积和功耗模型以估算资源开销，并量化权衡关系。
• 将性能结果与架构参数相关联，推导出最优尺寸建议。

实验结果

研究问题

• RQ1 在不引入过大的面积和功耗开销的前提下，嵌入式网络应用的最优缓存尺寸是多少？
• RQ2 寄存器文件尺寸达到多大时，性能提升将趋于平稳或开始下降？
• RQ3 缓存和寄存器文件尺寸的增加如何影响内存访问延迟和整体系统吞吐量？
• RQ4 在高流量数据包处理工作负载中，缓存和寄存器文件尺寸的性能饱和点在哪里？
• RQ5 在嵌入式处理器中，缓存和寄存器文件尺寸增加时，面积和功耗消耗如何变化？

主要发现

• 当缓存尺寸超过某一阈值后，性能提升趋于饱和，进一步增大尺寸不再带来收益。
• 过大的寄存器文件尺寸会导致性能下降，原因包括访问延迟增加和资源竞争加剧。
• 组件尺寸与性能之间存在非线性关系，且存在可识别的最优尺寸范围。
• 最优缓存和寄存器文件尺寸因具体嵌入式应用和工作负载特性而异。
• 超过饱和点后，更大的尺寸会导致更高的面积和功耗消耗，但性能无提升，因此效率低下。
• 本研究识别出性能开始下降的具体尺寸阈值，为嵌入式处理器架构师提供了可操作的设计指导。