[论文解读] Designing a WISHBONE Protocol Network Adapter for an Asynchronous Network-on-Chip

Ahmed H. M. Soliman, E. M. Saad+2 more|arXiv (Cornell University)|Mar 19, 2012

Interconnection Networks and Systems参考文献 7被引用 3

一句话总结

本文提出了一种在SPARTAN-3E FPGA上实现的异步网络内核（NoC）的WISHBONE协议网络适配器，实现了WISHBONE兼容IP核与异步NoC结构之间的通信。该设计成功集成了全局异步本地同步（GALS）架构，支持WISHBONE和OCP协议，并证明了在FPGA上以更低的成本和更短的验证周期实现异步NoC原型设计的可行性。

ABSTRACT

The Scaling of microchip technologies, from micron to submicron and now to deep sub-micron (DSM) range, has enabled large scale systems-on-chip (SoC). In future deep submicron (DSM) designs, the interconnect effect will definitely dominate performance. Network-on-Chip (NoC) has become a promising solution to bus-based communication infrastructure limitations. NoC designs usually targets Application Specific Integrated Circuits (ASICs), however, the fabrication process costs a lot. Implementing a NoC on an FPGA does not only reduce the cost but also decreases programming and verification cycles. In this paper, an Asynchronous NoC has been implemented on a SPARTAN-3E extregistered device. The NoC supports basic transactions of both widely used on-chip interconnection standards, the Open Core Protocol (OCP) and the WISHBONE Protocol. Although, FPGA devices are synchronous in nature, it has been shown that they can be used to prototype a Global Asynchronous Local Synchronous (GALS) systems, comprising an Asynchronous NoC connecting IP cores operating in different clock domains.

研究动机与目标

• 通过实现可扩展的NoC架构，解决深亚微米（DSM）片上系统（SoC）设计中日益严重的互连瓶颈问题。
• 通过在现场可编程门阵列（FPGA）上原型化异步NoC，降低基于ASIC的NoC高制造成本。
• 通过定制协议适配器，实现WISHBONE兼容IP核与异步NoC结构之间的互操作性。
• 验证使用FPGA原型化具有多个时钟域的全局异步本地同步（GALS）系统的可行性。

提出的方法

• 采用基于握手的通信方式，在SPARTAN-3E FPGA上实现了异步NoC结构，确保时钟域之间的独立性。
• 设计了WISHBONE协议网络适配器，将WISHBONE事务转换为异步NoC数据包，以在网路中传输。
• 适配器支持使用标准WISHBONE协议信号（包括地址、数据和应答通道）的读写事务。
• 系统在支持WISHBONE的同时，还集成了OCP协议，实现与多种片上通信标准的兼容性。
• 该设计采用GALS架构，使处于不同时钟域的IP核可通过异步NoC进行通信，而无需全局时钟同步。
• 整个系统通过仿真验证，并在物理FPGA平台上实现，以证明其功能正确性和时序鲁棒性。

实验结果

研究问题

• RQ1 是否能够有效设计一款WISHBONE协议适配器，以实现与FPGA上异步NoC的接口？
• RQ2 与ASIC实现相比，基于FPGA的原型设计在多大程度上能够降低异步NoC设计的成本并缩短验证周期？
• RQ3 GALS架构在多时钟域下通过异步NoC支持WISHBONE IP核通信的效率如何？
• RQ4 在同一个NoC结构中，WISHBONE与OCP协议之间的协议互操作性达到何种水平？

主要发现

• WISHBONE协议网络适配器成功实现了SPARTAN-3E FPGA上WISHBONE兼容IP核与异步NoC结构之间的通信。
• 该实现证明了FPGA能够有效用于异步NoC系统的原型设计，验证了GALS方法在多时钟域SoC设计中的适用性。
• 系统实现了与WISHBONE和OCP协议的完全兼容，支持在单一NoC结构中集成异构IP核。
• 异步NoC设计在无全局时钟的情况下实现了跨时钟域的可靠数据传输，降低了时序收敛的复杂度。
• 该原型已在硬件上成功实现并验证，确认了其功能正确性和协议完整性。