[论文解读] Deterministic Computations on a PRAM with Static Processor and Memory Faults

Bogdan S. Chlebus, Leszek Gąsieniec+1 more|arXiv (Cornell University)|Dec 31, 2017

Cryptography and Data Security参考文献 43被引用 11

一句话总结

本文提出了一种在具有静态处理器和内存故障的 PRAM 上对无故障 PRAM 进行确定性模拟的方法，利用信息分发和有序树结构实现高效、容错的内存访问。该模拟每步的慢化程度为 O(log m)，预处理时间为 O((m/n + log n) log n)，即使在存在常数比例故障组件的情况下也能确保可靠执行。

ABSTRACT

We consider Parallel Random Access Machine (PRAM) which has some processors and memory cells faulty. The faults considered are static, i.e., once the machine starts to operate, the operational/faulty status of PRAM components does not change. We develop a deterministic simulation of a fully operational PRAM on a similar faulty machine which has constant fractions of faults among processors and memory cells. The simulating PRAM has $n$ processors and $m$ memory cells, and simulates a PRAM with $n$ processors and a constant fraction of $m$ memory cells. The simulation is in two phases: it starts with preprocessing, which is followed by the simulation proper performed in a step-by-step fashion. Preprocessing is performed in time $O((\frac{m}{n}+ \log n)\log n)$. The slowdown of a step-by-step part of the simulation is $O(\log m)$.

研究动机与目标

• 在存在静态处理器和内存故障的机器上，实现 PRAM 算法的可靠执行。
• 设计一种能够适应任意故障分布（在常数范围内）的确定性模拟机制。
• 在存在故障组件的情况下，确保快速且容错的内存访问。
• 克服由于确定性访问模式导致工作处理器无法定位无故障内存单元的挑战。
• 在最坏情况的故障分布下，实现适中的慢化程度，同时保持确定性行为。

提出的方法

• 预处理阶段将一定比例的工作处理器和内存单元组织成数据结构，以实现快速访问。
• 具备足够本地范围内工作内存的活跃处理器构建处理器树和内存树，以实现协调访问。
• 信息分发确保无论故障分布如何，输入都能被所有处理器访问。
• 有序树通过基于表示内存遍历路径的二进制路径的字典序比较，递归地合并子树而构建。
• 合并过程在每一层使用流水线化的常数时间操作，以保持 O(log m) 的构建时间。
• 内存访问通过在内存树上进行二分查找实现，使 EREW、CREW 和 CRCW 模型下的每次访问时间均为 O(log m)。

实验结果

研究问题

• RQ1 是否可以高效地在具有静态处理器和内存故障的 PRAM 上模拟确定性 PRAM 算法？
• RQ2 在最坏情况的故障分布下，工作处理器如何可靠地定位无故障内存单元？
• RQ3 在常数故障边界下，确定性模拟可实现的最小慢化程度是多少？
• RQ4 是否可以构建一种不依赖并发读取的容错内存访问机制？
• RQ5 即使故障位置任意，是否仍能实现高效的预处理和内存组织？

主要发现

• 预处理阶段的运行时间为 O((m/n + log n) log n)，可建立容错数据结构。
• 模拟阶段每步的慢化程度为 O(log m)，这在 EREW 模型的确定性访问中是最优的。
• 该方法确保所有工作处理器最终都能通过有序树结构访问虚拟内存。
• 使用二进制路径和字典序排序，可在 O(log m) 时间内高效合并有序树。
• 该解决方案适用于所有 PRAM 变体（EREW、CREW、CRCW），其中 EREW 情况下的协调最为复杂。
• 只要故障组件数量被限制在总组件的常数比例以内，该模拟在任意故障分布下均具有鲁棒性。